完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好我新接触的FPGA在移植特权sdram的时候出现了一点问题
我写入一个地址后,不管读哪个地址读出来的数据都是最后一次写入的数据,附件里是我的代码,仿真的时候看见地址是正常的所以应该不是地址出错,希望哪位大神能够指出错误 
FPGA UART SDRAM Test2.zip
(1.28 MB, 下载次数: 52
)
0
|
|
相关推荐
8个回答
|
|
|
没发现附件还要积分.....
这里是测试的代码 always @(posedge clk_ref or negedge rst_n) begin if(!rst_n) begin sdram_wr_req_t=1'b0; sdram_wraddr_t=22'b0; sdram_din_t=16'b0; sdram_rd_req_t=1'b0; sdram_rdaddr_t=22'b0; start =1'b0; start_step=4'b0; step_test=1'b0; end else begin if(ram_init_ok && !start) begin case (start_step) 4'd0: begin sdram_wr_req_t=1'b1; sdram_wraddr_t=22'h10; sdram_din_t=16'h0000; start_step=start_step+1'b1; end 4'd1: begin if(write_done)begin sdram_wr_req_t=1'b0; start_step=start_step+1'b1; // if(TEST_DATA_OUT==16'h00F0)step_test=1'b1; end end 4'd2: begin sdram_wr_req_t=1'b1; sdram_wraddr_t=22'h20; sdram_din_t=16'h0000; start_step=start_step+1'b1; end 4'd3: begin if(write_done)begin sdram_wr_req_t=1'b0; start_step=start_step+1'b1; end end 4'd4: begin sdram_wr_req_t=1'b1; sdram_wraddr_t=22'h30; sdram_din_t=16'h00FE; start_step=start_step+1'b1; end 4'd5: begin if(write_done)begin sdram_wr_req_t=1'b0; start_step=start_step+1'b1; end end 4'd6: begin sdram_rdaddr_t=22'h10; sdram_wraddr_t=22'h00; start_step=start_step+1'b1; end 4'd7: begin sdram_rd_req_t=1'b1; start_step=start_step+1'b1; end 4'd8: begin if(read_done)begin color1=sdram_dout[7:0]; sdram_rd_req_t=0; start_step=start_step+1'b1; step_test=(color1==8'hfe)?1'b1:1'b0; end end 4'd9: begin sdram_rd_req_t=1'b1; sdram_rdaddr_t=22'h20; start_step=start_step+1'b1; end 4'd10: if(read_done)begin color2=sdram_dout[7:0]; sdram_rd_req_t=0; start_step=start_step+1'b1; // step_test=(sdram_dout==16'h0080)?1'b1:1'b0; end 4'd11: begin sdram_rd_req_t=1'b1; sdram_rdaddr_t=22'h30; start_step=start_step+1'b1; end 4'd12: begin if(read_done)begin color3=sdram_dout[7:0]; sdram_rd_req_t=0; start_step=start_step+1'b1; // if(sdram_dout[7:0]==8'h70)step_test=1'b1; start=1'b1; end end default: start_step=start_step; endcase end end end 就是在地址00,01,02写入数据,再读出来......现在问题是,不管读取什么出来的都是写入02的数据,搞得我都不知道是写入还是读取错误,在每个动作前加入延时也是一样的效果,希望有好心人能够参谋一下 |
|
|
|
|
|
求助........直接用例程改也有这个问题...........
|
|
|
|
|
|
求助.........实在是搞不定........
|
|
|
|
|
|
|
|
|
|
|
|
顶一个。。。。。。。。。。
|
|
|
2015-8-6 17:29:52
评论
|
|
|
自己写个仿真测试一下
|
|
|
2015-8-7 09:53:16
评论
|
|
|
看了一下你的工程，挺复杂的啊
|
|
|
2015-8-7 09:56:43
评论
|
|
|
看看ˉˉˉˉ！ˉˉˉ！
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1500 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1072 浏览 0 评论
2584 浏览 1 评论
2270 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2541 浏览 0 评论
2022 浏览 55 评论
6037 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4713
淘帖
1632
