完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
本帖最后由 scratdqy 于 2015-8-17 11:06 编辑
向各位大神求助GTX问题!!用xilinx的Vivado中的7 Series FPGAs Transceivers Wizard v3.5 在VIRTEX-7 VC707板上用光口传输数据,一块板自收发的时候,传输它example design中自带的以16组数据(每组数据为80bits,其中有32位全零,32位数据,以及16位的周期标志)为周期的数据的时候正确,但是换为以57组数据为周期的时候就会偶尔大约十几个周期在一个周期的头数据处出现一次错误,请问大神们应该如何修改?这个IP核与传输数据周期有关的地方在哪里?如何调整呢?多谢各位啦! 本人小白,还请大神们详细指点哈~ |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 20:19 , Processed in 0.495327 second(s), Total 39, Slave 31 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
1845