完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
你覆的网格铜的线宽小于你规则设置的最小线宽
|
|
|
|
|
|
|
|
|
|
|
|
按‘L’键将绿色层关掉看看
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你画板没有做网络。你铺铜没有网络。你要新增一个GND的网络，铺铜时再选择GND做为网络。
|
|
|
|
|
|
|
|
|
|
|
|
我里面是有GND网络的 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
问题解决了吗??我也遇到这个问题了 ！！！！
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2016-2-16 09:40:13
评论
|
|
|
本帖最后由 gscdd***sy0 于 2016-8-3 11:08 编辑
如果我没看错的话，这是顶层，为什么还有红线跟覆铜是之间事接触到一起的。你的线与覆铜间距有问题，也可能是加好覆铜后移动过。还有可能也最有可能的是线间距过小，与rule冲突。 |
|
|
2016-8-3 10:53:40
评论
|
|
|
先把敷铜去掉看看
|
|
|
|
|
|
一看就是覆铜辅的不对，放置-多边形覆铜，然后设置自己想要的样式，选择网路GND，直接在Keep-out外面覆铜就可以
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
STM32F405驱动DS1302时钟模块，输出时间错乱该怎么排查？
2810 浏览 2 评论
stm32f405rgt6驱动DS1302ZN出现时间错乱问题
2420 浏览 1 评论
stm32用fsmc读取ad7606采集数据，数据不变，只有开发版复位才更新数据
2288 浏览 0 评论
2404 浏览 1 评论
1643 浏览 1 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
54216
淘帖
3375
赞
