完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
VHDL syntax error at MUX81a.vhd(1) near text "module"; expecting "entity", or "architecture", or "use", or "library", or "package", or "configuration"程序如下求解决谢谢大家了
module one(a,sl,b,out); input a,b,sl; output out; reg out; always @ (a or b or sl) if(!sl) out=a; else out=b; endmodule |
|
相关推荐
3个回答
|
|
VHDL的文件 却写成了Verilog的格式
最佳答案
|
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-28 15:05 , Processed in 0.336899 second(s), Total 41, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号