完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3948
|
VHDL syntax error at MUX81a.vhd(1) near text "module"; expecting "entity", or "architecture", or "use", or "library", or "package", or "configuration"程序如下求解决谢谢大家了
module one(a,sl,b,out); input a,b,sl; output out; reg out; always @ (a or b or sl) if(!sl) out=a; else out=b; endmodule 
0
|
|
相关推荐
3个回答
|
|
|
VHDL的文件 却写成了Verilog的格式
最佳答案
|
|
|
2015-7-21 15:04:20
评论
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1264 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1031 浏览 0 评论
2333 浏览 1 评论
2044 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2303 浏览 0 评论
1844 浏览 48 评论
6002 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4395
