完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
6836
|
warning: clock perieod specified in clock requirement for clock "dsp_ce" must be greater than or equal to the I/O edge rate limit of 4ns in the currently selected device .FPGA编译的时候出来很多警告，其中一个就是这个。请问这个警告应该怎么解决？
请高手们多多指点！ 有时候FPGA编译的后状态不稳定，每次编译后的load到板子里后的状态不一样，请问这种问题该怎么解决呢，该从哪方面解决？ 请高手们多多指点！ 
0
已退回1积分
|
|
相关推荐
7个回答
|
|
|
重新安装quartus试试
|
|
|
|
|
|
仿真频率不对。
|
|
|
|
|
|
英语可以的话，选中警告，按F1，会有详细说明的，不过是英文的
|
|
|
|
|
|
|
|
|
|
|
|
时钟频率太大了，使得时钟周期都小于期间本身时钟上升沿和下降沿的时间
|
|
|
|
|
|
时钟没有设置好，你翻译下就知道原因的啊。
|
|
|
|
|
|
来学习，看看怎么解决？
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2376 浏览 0 评论
1872 浏览 49 评论
6009 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2100
