完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
程序:
entity yimaqi is port(A4,A3,A2,A1,A0:in bit; Y:out bit_vector(31 downto 0)); end yimaqi; architecture rtl of yimaqi is signal A:bit_vector(4 downto 0); begin A<=A4&A3&A2&A1&A0; Y<="11111111111111111111111111111110" when A="00000" else "11111111111111111111111111111101" when A="00001" else "11111111111111111111111111111011" when A="00010" else "11111111111111111111111111110111" when A="00011" else "11111111111111111111111111101111" when A="00100" else "11111111111111111111111111011111" when A="00101" else "11111111111111111111111110111111" when A="00110" else "11111111111111111111111101111111" when A="00111" else "11111111111111111111111011111111" when A="01000" else "11111111111111111111110111111111" when A="01001" else "11111111111111111111101111111111" when A="01010" else "11111111111111111111011111111111" when A="01011" else "11111111111111111110111111111111" when A="01100" else "11111111111111111101111111111111" when A="01101" else "11111111111111111011111111111111" when A="01110" else "11111111111111110111111111111111" when A="01111" else "11111111111111101111111111111111" when A="10000" else "11111111111111011111111111111111" when A="10001" else "11111111111110111111111111111111" when A="10010" else "11111111111101111111111111111111" when A="10011" else "11111111111011111111111111111111" when A="10100" else "11111111110111111111111111111111" when A="10101" else "11111111101111111111111111111111" when A="10110" else "11111111011111111111111111111111" when A="10111" else "11111110111111111111111111111111" when A="11000" else "11111101111111111111111111111111" when A="11001" else "11111011111111111111111111111111" when A="11010" else "11110111111111111111111111111111" when A="11011" else "11101111111111111111111111111111" when A="11100" else "11011111111111111111111111111111" when A="11101" else "10111111111111111111111111111111" when A="11110" else "01111111111111111111111111111111" when A="11111" else "11111111111111111111111111111111"; end architecture rtl; 用这个方法写的2-4译码器没有问题 在百度知道上看有人说组合逻辑电路是很容易出毛刺的,要想没有毛刺就要写时序逻辑电路,不知道是不是这样,还有我进行的是功能仿真啊!结果应该很理想啊。求大神们解惑 谢谢大家啦
|
|
相关推荐
3个回答
|
|
建议用时钟沿进行同步
最佳答案
|
|
|
|
我到底错哪了,有没有人指正一下啊
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1387 浏览 1 评论
467 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2087 浏览 0 评论
527 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
2202 浏览 1 评论
4915 浏览 110 评论
浏览过的版块 |
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-11 11:37 , Processed in 0.579345 second(s), Total 46, Slave 37 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191