完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
明德扬设计规范对电路设计做了较高的要求,其目就在于用最简单的代码、最简洁的方式,设计出最易读、最健壮、最高效的Verilog代码。 看过FPGA代码的同学,应该能够发现代码里基本上就是always语句和assign语句,这些就是FPGA的程序。 为了方便同学们学习,明德扬要求同学们只用以下两种结构,即always@(*)和always@(posedge clk or negedge rst_n )两种。 1)组合逻辑写法 always@(*)begin 语句 end 2)时序逻辑的写法---异步复位时序电路 always@(posedge clk or negedge rst_n )begin if(rst_n==1’b0)begin 语句 end else begin 语句 end end 注意,结构是固定的,您所能做的,只是补充“语句”那些行的内容。 组合逻辑的敏感列表是“*”,一定要这个,没有其他可能。always@(a,b,c)是不允许的。 时序逻辑的敏感列表是“posedge clk or negedge rst_n”,一定是时钟上升沿;一定是时钟信号,绝对不能是非时钟信号;一定是复位下降沿;一定是复位信号,不能是非复位信号。例如这样是不允许的always@(posedge a or negedge rst_n),其中a不是时钟信号。always@(posedge clk or negedge clk)更加不可以。 这里有更多学习资料:yunpan.cn/cjZtiDA9pY56x 密码: c359 |
|
相关推荐
|
|
1381 浏览 1 评论
462 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2079 浏览 0 评论
523 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
2195 浏览 1 评论
4897 浏览 109 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-10 05:45 , Processed in 0.424206 second(s), Total 65, Slave 47 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号