完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
`这个是代码begindate_out<=tem_register(5); process(rst,clk) begin if rst='0'then tem_register<="000000"; counter<="000000"; in_counter<='0'; odd_bit <='0'; bit_temp<='0'; en_out<='0'; --各信号初始化 elsif(clk'event and clk ='1')then if in_en='1' then if counter="000000" then en_out<='0'; if ss='1' then tem_register<="111000"; --命令同步字产生 else tem_register<="000111"; --数据同步字产生 end if; elsif counter="100110"then if odd_bit='1'then tem_register(5)<='0'; else tem_register(5)<='1'; end if; elsif counter="100111" then if odd_bit='1'then tem_register(5)<='1'; else tem_register(5)<='0'; --奇偶校检的产生 end if; else tem_register(5 downto 1)<=tem_register(4 downto 0); if in_counter='0'then if date_in='1'then tem_register(0)<='1'; bit_temp<='0'; odd_bit<=not odd_bit; else tem_register(0)<='0'; bit_temp<='1'; --对输入数据进行编码 end if; else tem_register(0) <= bit_temp; end if; in_counter<=not in_counter; end if; counter<=counter+'1'; if counter="101000"then counter<="000000"; odd_bit <='0'; en_out<='1'; 这个是错误 vlog -work work -vopt E:/examples/yekai.v Model Technology ModelSim SE vlog 10.1a Compiler 2012.02 Feb 22 2012 ** Error: E:/examples/yekai.v(1): near "begin": syntax error, unexpected begin, expecting class 解决不了求帮忙 ` ![]() |
|
相关推荐
1个回答
|
|
大哥们给点建议啊
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
388 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1672 浏览 0 评论
464 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1794 浏览 1 评论
514 浏览 0 评论
4551 浏览 101 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-28 00:22 , Processed in 0.594578 second(s), Total 71, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191