一道题来测试现在你的FPGA设计水平

本帖最后由 fhyfhy 于 2015-5-9 10:43 编辑

       随便 给朋友出的一道题，来测试FPGA设计能力，欢迎围观、参与（权当娱乐）：       题目：FPGA控制1片sram的读写操作，sram 的地址为0 --15,数据宽度为8bit，时序要求按一般的普遍要求就可以，时钟频率为50M,按以下要求来完成代码设计:
   1、（1级）sram的简单读写命令：根据读写使能信号向sram内部指定的地址写入相应的数据。
   2、（2级） sram的读写操作要求：1、每隔1s对sram读一次，每次读取一个数据，读地址每次增加1（0--1---、、、--15--0），
                                                         2、写数据要求：在不影响sram读的情况下在任意时刻可以对sram写操作，每次可以写入一个数                                                                 据，亦  可以一次对几个连续的地址分别写入数据。注意不要影响sram的正常读操作。

   3、（3级）1片sram分为两个区域sram1(地址0--7)、sram2(地址8--15)，来存储相同的数据，写入的地址只能为0--7，则如果要写入                         sram2区域，地址要做相应的转化（0对8，1对9、、、7对15）。要求：对一片sram进行每个1s的时间读一下，FPGA写数据                    时 写入到另一个区域sram中，写完数据之后，FPGA要每隔1S读取被新写入数据的sram，同时将新写入数据的sram的内容复                    制到另  一个sram中，再写入数据时则写入到另一片sram中，依次类推、、、、、、（表述不清楚了，汗！！）                         用步骤说明吧：
         步骤：1上电时每隔1s读取读取sram1内的数据（地址从0--7逐渐增加），当有数据要写入sram时，将数据写入sram2区域，在写完                     之  前如果读取数据时刻到了，则还要读取sram1内的数据。
                  2、数据写完之后，在读取数据时刻到来时，开始读取sram2的数据，此时要把sram2的数据全部复制到sram1中，使两者数据                          相  同。复制完成，再没有数据写入之前则要每个1s读取sram2的数据。
                 3、当再有数据写入时，则写入到sram1内，写完后读取每隔sram1内的数据，同时复制sram1内的数据到sram2                                                  内。。。。。。
                   注意：1、任何时刻读操作优先于写操作，写操作不能耽误读操作。2、写操作时，可以一次写入1个或多个地址多个数据，                                可设置一个使能信号来本次写操作是否完成。-（写使能）----------______(写一个或者多个数据)_____/-(写完成)------------

                  好吧终于表达完了。。。。想想还是有点难度的、、、、
                 友友们试一下吧，贴出你的代码或者代码连接相互学习、、、