完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
xianyoudian 发表于 2015-4-27 12:11 知道什么?详细问题
举报
文岩
陈华
王磊
电子爱好者协会 发表于 2015-4-27 17:14 有些人写DS18B20的初始化函数喜欢写成初始化成功才返回,初始化失败就一直在那循环 ...
电子爱好者协会 发表于 2015-4-28 09:53 你可以把程序贴出来看看
风影浪子
电子爱好者协会 发表于 2015-4-28 10:16 应该是时序问题,初始化成功presence=0之后才会跳出while循环
薄迪
jyh2882822
haozix521 发表于 2015-4-28 15:49 我有纯verilog代码。要吗
电子爱好者协会 发表于 2015-4-28 22:30 根据DS18B20的datasheet,里面有时序图
mt1233210
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
发布讨论
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1501 浏览 0 评论
RDMA设计7:系统控制模块设计
907 浏览 0 评论
RDMA设计2:开发必要性之性能简介
855 浏览 0 评论
RDMA设计1:开发必要性1之设计考虑
658 浏览 0 评论
高速总线背板设计
4426 浏览 63 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 03:48 , Processed in 0.959341 second(s), Total 69, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com