完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
8286
|
我希望将两个寄存器A和B内的值相除，商保存在寄存器c0中，于是写了如下代码（测试）
always@(posedge clk) begin A <= A+1; B <= B+1; end div_1 div1(.denom(A), .numer(B), .quotient(c0), .remain(), .clock(clk)); 综合出来的RTL如图 可是，在时序检查时会提示Timing requirements not met.也就是寄存器A到寄存器c0的过程不满足时序要求，且仿真结果c0一直为0 另外如果直接将除法写成如下形式： always@(posedge clk) c0<= A/B; 就不会出现这样的问题，仿真结果也正常了，请问这是为什么？如何正确使用除法器IP核？ 先行谢过了！ 
0
已退回1积分
|
|
相关推荐
4个回答
|
|
xianyoudian 发表于 2015-4-9 09:10 但现在问题是我使用除法器时会提示时序不满足要求，而且输出恒为零……为什么会这样？ |
|
|
2015-4-9 10:08:40
评论
|
|
|
这应该是非常基本的问题，但我已经卡在这里好久了，痛苦啊！各位大神，求助啊！
|
|
|
2015-4-9 19:55:43
评论
|
|
|
好的，谢谢啦。 IP核用起来好像BUG还是不少啊= =.. |
|
|
2015-4-10 20:38:48
评论
|
|
|
好的，谢谢啦。 IP核用起来好像BUG还是不少啊= =.. |
|
|
2015-4-10 20:39:18
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
230 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
378 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1509 浏览 0 评论
935 浏览 0 评论
876 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
9489
