完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
求问怎么不增加端口 而直接把底层模块的端口 引到顶层上。
举例:顶层的model A 以及被调用的module B ( port:a,port:b) 为了能够在仿真时候观察B的a b信号 在顶层这么用可以吗:temp <=work.A.B.a; 这样仿真通过不了。 我记得verilog好像是可以的。 |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
369 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1568 浏览 0 评论
449 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1695 浏览 1 评论
506 浏览 0 评论
4499 浏览 100 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-24 10:05 , Processed in 0.534628 second(s), Total 69, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191