完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
2个回答
|
|
仿真过了,不一定没问题。需要考虑时序约束等问题,综合时,可能有些信号的时序紧张过不了。
|
|
|
|
仿真过了,只能代表你设计的模块,功能可能基本实现了,不过也有可能会出现你仿真的激励不够全面,存在潜在的bug.
所以最终的设计产品可能会出现使整个芯片不好用甚至挂掉的问题。 同时,你设计的模块功能实现了,仿真过了,不代表你的综合能过,就是时序可能不满足,这就要看你的设计的模块时钟到底能跑多快,例如:你的综合约束时钟120M,但是你的设计最大只能跑到80M,这样就使的timing太紧,会出现setup不满足或者hold time不满足。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1081 浏览 0 评论
378 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1243 浏览 1 评论
430 浏览 0 评论
1194 浏览 1 评论
4066 浏览 92 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-10 03:19 , Processed in 0.954351 second(s), Total 73, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191