完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
2652
|
|
|
相关推荐
2个回答
|
|
|
仿真过了，不一定没问题。需要考虑时序约束等问题，综合时，可能有些信号的时序紧张过不了。
|
|
|
2015-3-6 16:17:48
评论
|
|
|
仿真过了，只能代表你设计的模块，功能可能基本实现了，不过也有可能会出现你仿真的激励不够全面，存在潜在的bug.
所以最终的设计产品可能会出现使整个芯片不好用甚至挂掉的问题。 同时，你设计的模块功能实现了，仿真过了，不代表你的综合能过，就是时序可能不满足，这就要看你的设计的模块时钟到底能跑多快，例如：你的综合约束时钟120M，但是你的设计最大只能跑到80M，这样就使的timing太紧，会出现setup不满足或者hold time不满足。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4425 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
1459
