能指导一下关于synplify来综合带designware例化模块的系统？

7526

问答对人有帮助，内容完整，我也想知道答案 0 最近正在学习verilog，我的verilog代码中使用了designware的乘法器与除法器，在modelsim调试时使用的是sim模型，现在准备使用synplify综合了放FPGA跑，所以用syn模型替换了sim的.v文件。不知道这个事情具体应该怎么做？如果只是用文件替换的话会报错： reference to undefined module DW02_mult 我的.v文件叫做DW02_mult5x5（因为是5bit的乘法），在文件里有： // Instance of DW02_mult DW02_mult #(A_width, B_width) U1 ( .A(A), .B(B), .TC(TC), .PRODUCT(PRODUCT) ) 复制代码这样的例化语句，实在是搞不懂，请大神指导！ 0
2015-2-10 11:40:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报英雄孤寂相关推荐 • Synplify Pro综合时遇到的问题？ 6140 • 请问Designware库中有哪些IP？ 1438 • 【求助】有没有人提供一下关于2406的学习资料？ 2938 • Synplify 综合 UDP 模块 3389 • 能给一下关于键盘应用案例的方案吗 375 • QUARTUS 与 Synplify Pro 3547 • 求大神介绍一下关于高速板4层以上的设计流程 968 • 本人最近在做LABVIEW说话人确认系统能不能指导一下？ 5033 • 各位大神，我想问一下关于Xilinx的Virtex系列system genarator for DSP模块和Matlab相连接，能否实现实时闭环反馈算法？ 2728 • 谁可以分享一下关于IC设计的基础知识有哪些啊？ 2048 1个回答

答案对人有帮助，有参考价值 0 在synplify的工程里，把dw_verilog.v加入到工程里，记得只要安装了synplify_premier就有这个了。还有一种做法，synoplify_premier貌似有DESIGN_WARE的选项，你找找看。

2015-2-10 11:42:36 评论举报绝代双骄