完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
4918
|
你去下载个黑金的“时序篇”，那里面有个详细的过程，我就是按照那个来的
|
|
|
|
|
|
我用的就是黑金的开发板，也是照着那个设置的，例程是光盘配套的，调用后就是还是这样啊 |
|
|
|
|
|
再折腾着研究下吧，那个过程应该是没有问题的 |
|
|
|
|
|
|
|
|
|
|
|
输出窗口里没有run指令，仿真 没有跑起来的
|
|
|
|
|
|
我建议你直接在modelsim里参加work project,或者用更新的版本，听同学说里面又把二者融合了
|
|
|
|
|
|
我也试了，还是不行，modelsim界面一直显示loading，但就是没有出现波形
|
|
|
|
|
|
你重新创建一个工程，工程里就写一个最简单的：给一个输入信号，就好了。然后写一个最简单的testbench，给输入信号赋值即可，然后运行看下。怀疑是工程的问题。modelsim-altera软件安装一般不会有问题。因为是quartus自带的。
|
|
|
2014-12-15 20:56:09
评论
|
|
|
我从新写了一个工程也一样，而且这个工程在其他人电脑可以运行，自己的还是不行，单独安装一个modelsim，直接在modelsim里面新建工程也不行，一直显示loading...，但就是没有运行，会不会是软件破解不完全，或者电脑系统不完整啊？ |
|
|
|
|
|
quaruts自带的modelsim-altera不需要破解吧，直接就能用，唯一要破解的就是quaruts，quaruts如果破解不完整编译那一步就应该会报错的。听你这么一说，感觉就是软件问题了。建议还是重新安装一下quartus13.1试试吧。 |
|
|
2014-12-16 11:03:54
评论
|
|
Freedomiistic 发表于 2014-12-16 11:03 谢谢了，我再尝试一下吧 |
|
|
|
|
|
从你的 截图中我没有看到 你 添加任何要监测的输入与输出 ，还有仿真时间的设置要足够长 ，具体怎么设置的我记不太清了，推荐你看看EDA技术与VerilogHDL清华大学出版社的书
|
|
|
|
|
|
就是调用之后，modelsim能打开，当时就是工程就是加不进去，直接使用modelsim添加工程也一样，选择仿真之后一直显示loading，也没有提示出错 |
|
|
|
|
|
是不是不支持优化功能啊？
|
|
|
|
|
|
|
|
|
|
|
|
看看 学习学习
|
|
|
|
|
|
求助，安装Quartus II 9.0 中证书有问题，全程编译时一直显示错误，求指导。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
464 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
430 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1533 浏览 0 评论
972 浏览 0 评论
911 浏览 0 评论
4446 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4590
