完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3053
已退回8积分
|
|
相关推荐
8个回答
|
|
|
查一下硬件吧，按照通用的设计标准来看，正负10％是必须能够承受的。
|
|
|
|
|
|
FPGA自身不会这样，应该是跟板级的设计有关，可能需要更详细的板子的信息来分析这个问题。
比如“重新上电正常”，是用什么方式把“电压稍微高于3.3v一点点”的？用外部稳压电源直接供3.3V吗？ |
|
|
|
|
|
本来不是外部直接供，后来为了解决这个问题，改为直接供，这个输入的电源是可调的！
|
|
|
|
|
|
器件肯定没有问题，估计是逻辑设计的不好 电压一高，时序更差而不能满足，另外检查一下时钟部分 这个比较关键，示波器 看信号怎么样，可以外部供一个时钟试试
|
|
|
|
|
|
|
|
|
2014-11-17 15:40:54
评论
|
|
|
呵呵，被骗了，不是什么高深问题
|
|
|
|
|
|
发热严重不，，，，
|
|
|
|
|
|
你这个‘一点点’是多少啊？
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1280 浏览 0 评论
888 浏览 0 评论
842 浏览 0 评论
619 浏览 0 评论
977 浏览 0 评论
4425 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
2209
