完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
|
|
相关推荐
4 个讨论
|
|
|
归根结底，电源，信号没法很好布通，是由于在布局和开始的走线时，对未来的走线所需的空间和走线 预计不足 或者没有预估到造成的
1 w9 g$ w' j" l' C% a& L9 | 一般来说，目前我用的布局走线方式是在导入PCB后，按照模块把每个模块最小化布局+走线 也就是说，整体布局没有开始时，你的局部走线就完成了，这样 之后的布局和走线就是面对一个一个的模块的布局和互相之间的互联，这样就不会存在芯片周围走不通的情况，这么砍下来 一个板子一般也就几个到十几个模块 ，最终你的工作就是这十几个模块之间的布局调整和互联关系处理。3 p k% N5 W: {2 T: F 这样最大的好处就是不会遇到你所说的芯片周围某些地方会出线预估不足的情况导致后续走线非常困难，比如说在对CPU模块开始的布局处理时候，CPU的扇出走线，包括过孔，去耦电容摆放和连接，CPU范围内的电源互相连接就已经完成了，这样将来CPU真个模块就相当于一个芯片，你只用处理对外的连线，内部永远不会出线你说的情况。6 U# T: C4 ^; y( A; T2 y 但是这种方法存在一个问题，就是对于尺寸非常紧凑的板子不适应，因为往往这种情况布局最小化不等于最优，因为由于结构和其他干涉因素，模块的布局不能很理想，有可能你最小化的模块是正方型，结果将来结构是矩形，弧形的空间。此时就需要适应环境，同步考虑各种因素了。 |
|
|
|
|
|
|
|
|
模块之间或者模块内的电源呢怎么处理？是不是也要考虑电源网络相互就近摆放呢 |
|
|
|
|
|
|
|
|
对于多层板，你的模块内的电源就不需要过多关注，因为有电源曾，但对于某些不需要走电源层的，还是需要预先把线从信号层拉出来，比如PLL,REF什么的。 对于两层的，肯定是在开始模块处理时候就把电源处理好的。模块之间的，这个就没什么可说的，根据实际情况安排信号和电源走线。这个就凭个人经验了 个人的方式见解，仅供参考。  + |
|
|
|
|
|
|
|
|
原来这样啊一直以来双面的也是按照信号流向没有考虑过电源的。 |
|
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
5339 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78601 浏览 323 评论
5565 浏览 1 评论
32373 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15691 浏览 11 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6671
评论
淘帖
69113
0
