完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本人正在FPGA入门道路上裸奔的小白一枚,写了一段流水灯代码,四种流动模式,其中一种是来回流动的那种,但是总是出现这两行警告,接上LED灯之后输出还不对
Warning (10240): Verilog HDL Always Construct warning at runhorse_led_4_2.v(95): inferring latch(es) for variable "loop_bit_A", which holds its previous value in one or more paths through the always construct Warning (10240): Verilog HDL Always Construct warning at runhorse_led_4_2.v(95): inferring latch(es) for variable "counter_A", which holds its previous value in one or more paths through the always construct 下面是出问题的那段代码,求大大们指教啊,我已经快要被逼疯了 always @ (posedge clk_led_in or negedge rst) begin case (SW_AB_led) model0: begin decoder_2_4 (counter_A, led_data_r); if (!rst) begin loop_bit_A = 1'b0; counter_A = 2'b0; end else if (loop_bit_A) begin counter_A = counter_A + 1'b1; if (counter_A==2'b11) loop_bit_A = 1'b0; end else begin counter_A = counter_A - 1'b1; if (counter_A==2'b0) loop_bit_A = 1'b0; end end 我在外面定义了一个2-4译码器的任务,就是“decoder_2_4 (counter_A, led_data_r);”那行,我的想法是只要counter_A在2’b0到2‘b11之间来回跑就行了,但是~~~~~~~ |
|
相关推荐
1个回答
|
|
例化不能放在awasys里面,rst不要放在case里面,另外你的代码很多语法问题,建议还是好好看下语法教程,然后再写吧。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
816 浏览 0 评论
1481 浏览 0 评论
428 浏览 0 评论
600 浏览 0 评论
619 浏览 0 评论
1141 浏览 20 评论
5418 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-28 21:34 , Processed in 0.609917 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号