完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
`timescale 1ns/100ps
module test1111( ); reg reset_n; reg sink_valid; reg ensink_sop; reg ensink_eop; wire [23:0]source_real; wire [23:0]source_imag; wire source_valid; wire source_eop; wire source_sop; reg clk; reg [31:0]count8192; reg [23:0] sink_real; always #10 clk=~clk; always@(posedge clk) if(sink_valid==1) if(count8192>4096) sink_real=0; else sink_real=1; else sink_real=0; initial begin clk=0; sink_valid=0; ensink_sop=0; ensink_eop=0; count8192=1; reset_n=0; #10 reset_n=1; #40 sink_valid=1; end always@(posedge clk) begin if(sink_valid==1) if(count8192==8192) count8192<=0; else count8192=count8192+1; else count8192=0; end always@(posedge clk) begin if(count8192==1) ensink_sop=1; else ensink_sop=0; if(count8192==8192) ensink_eop<=1; else ensink_eop<=0; end fft8192 test_fft8192( .clk(clk), .reset_n(reset_n), .inverse(1'b0), .sink_valid(sink_valid), .sink_sop(ensink_sop), .sink_eop(ensink_eop), .sink_real( sink_real ), .sink_imag(24'b0), .sink_error(2'b0), .source_ready( 1'b1 ), .sink_ready(sink_ready), .source_error( source_error ), .source_sop( source_sop ), .source_eop(source_eop), .source_valid( source_valid ), .source_exp(source_exp ), .source_real( source_real ), .source_imag( source_imag ) ); endmodule 这是我写的test文件,fft使用quartus的ip核。 输出波形总是不对,求大神解答一下 |
|
相关推荐
1个回答
|
|
这是我的波形,source_real和source_imag一直不对
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1480 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1068 浏览 0 评论
2564 浏览 1 评论
2252 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2522 浏览 0 评论
1992 浏览 54 评论
6034 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 11:24 , Processed in 0.445585 second(s), Total 41, Slave 33 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号