完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
原理图设计完,编译的时候 出现了这么一个错误 Class Document Source Message time Date No.
[Warning] XXXXXXX.SchDoc Compiler Off grid at 2.79cm,12.19cm 上午 08:05:36 2013-11-09 1 不知道这什么原因 |
|
相关推荐
2个回答
|
|
我也不知道,给你顶一下
|
|
|
|
我知道了,说一下这个问题吧 这是由于我在设计原理图开始的时候,没有设置栅格 grid 导致器件没有和格的线对齐,所以一些线接的不好 |
|
1 条评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1792 浏览 0 评论
PADS DRC报焊盘之间距离过小,焊盘间距为7,但是规则的安全间距为5
11674 浏览 2 评论
14941 浏览 1 评论
PADS LOGICd 在做元件封装时导入CSV文件提示超出字符
80067 浏览 3 评论
34617 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-8 21:17 , Processed in 0.683117 second(s), Total 87, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191