完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENtiTY SN74HC153 IS PORT(D0,D1,D2,D3:IN STD_LOGIC; A1,A0:IN STD_LOGIC; Y:OUT STD_LOGIC); END SN74HC153; ARCHITECTURE rtl OF SN74HC153 IS SIGNAL temp:STD_LOGIC; BEGIN temp<=A1&A0; PROCESS(D3,D2,D1,D0,temp) BEGIN CASE temp IS WHEN "00"=>y<=D0; WHEN "01"=>y<=D1; WHEN "10"=>y<=D2; WHEN "11"=>y<=D3; END CASE; END PROCESS; END rtl; 哪里有错?语法方面的 |
|
相关推荐
2个回答
|
|
temp为两位矢量,应为"std_logic_vector(1 downto 0)"
|
|
|
|
本帖最后由 bond258369 于 2013-11-3 21:22 编辑
1.END SN74HC153;应该是:END ENTITY SN74C153; 2.PROCESS(D3,D2,D1,D0,temp) 应该要在后面加 IS 3.END rtl; 应该是END ARCHITECTURE rtl; 4.A1,A0:IN STD_LOGIC;和SIGNAL temp:STD_LOGIC;应该都定义为STD_LOGIC_VECTOR(1 DOWNTO 0); |
|
|
|
只有小组成员才能发言,加入小组>>
1299 浏览 0 评论
2059 浏览 0 评论
7845 浏览 0 评论
写了一个用DMA读取ADC数据的程序,记录下整个过程和一点心得
3208 浏览 0 评论
3470 浏览 0 评论
1246浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-14 03:13 , Processed in 0.552579 second(s), Total 103, Slave 84 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号