完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
看了许多verilog的实例,计数累加中 +1有些不明白,假如我定义reg变量【7:0】count ,那么在aways块中count<=count+1b'1和count<=count+1有区别吗
|
|
相关推荐
3个回答
|
|
|
|
|
|
这个应该是没有区别的,但个人觉得还是后面那种好
|
|
|
|
没区别,用到几位就限定几位。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
374 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1587 浏览 0 评论
452 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1714 浏览 1 评论
508 浏览 0 评论
4512 浏览 100 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-25 03:13 , Processed in 0.591917 second(s), Total 74, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191