module epm240(TXD_1,TXD_2,TXD_3,TXD_4,RXD_1,RXD_3,RXD_4,RXD_5,RXD_6);
input[7:0] TXD_1,TXD_2,TXD_3,RXD_4,RXD_5,RXD_6;
output[7:0] TXD_4,RXD_1;
inout [7:0] RXD_3;
module andtwo(a,b,c);
input[7:0] a,b;
output[7:0] c;
assign c=a&&b;
endmodule
module andthr(a,b,c,d);
input[7:0] a,b,c;
output[7:0] d;
assign d=a&&b&&c;
endmodule
module and_2a(TXD_2,RXD_3,RXD_1);
input[7:0] TXD_2,RXD_3;
output[7:0] RXD_1;
andtwo and_2a(.a(TXD_2),.b(RXD_3),.c(RXD_1));
endmodule
module and_2b(TXD_1,RXD_3,RXD_7);
input[7:0] TXD_1,RXD_3;
output[7:0] RXD_7;
andtwo and_2b(.a(TXD_1),.b(RXD_3),.c(RXD_7));
endmodule
module and_3a(TXD_1,TXD_2,TXD_3,TXD_4);
input[7:0] TXD_1,TXD_2,TXD_3;
output[7:0] TXD_4;
andthr and_3a(.a(TXD_1),.b(TXD_2),.c(TXD_3),.d(TXD_4));
endmodule
module and_3b(RXD_4,RXD_5,RXD_6,RXD_3);
input[7:0] RXD_4,RXD_5,RXD_6;
output[7:0] RXD_3;
andthr and_3b(.a(RXD_4),.b(RXD_5),.c(RXD_6),.d(RXD_3));
endmodule
endmodule
一个错误是我的模块是SYSTEMVERILOG,不懂
|