[问答]

谁能帮我把这段代码进行下仿真呀，不会进行fpga的仿真

1889

问答对人有帮助，内容完整，我也想知道答案 0 本帖最后由 laihuadewuyu 于 2013-10-12 12:23 编辑代码如下：module tyl001(clk,cpld_out);//output input clk; //40M output reg [5:0]cpld_out; reg [7:0]cnt_size=40; reg clk_2=0; reg [7:0]sig_ctrl; reg [7:0]sig_count1; reg [7:0]freq_count=0; //时钟分频 always@(posedge clk) begin if(freq_count==8'd10) freq_count<=8'd0; else freq_count<=freq_count+1'b1; end always@(posedge clk) begin if(freq_count==8'd0) clk_2<= ~clk_2; end always @(posedge clk_2) begin if(sig_ctrl[7:0]>sig_count1[7:0]) begin cpld_out[0]=1'b0; cpld_out[0]=1'b1; end cpld_out[0]=1'b0; end always@(posedge clk_2) begin if(sig_count1[7:0]>=cnt_size[7:0]) sig_count1[7:0]<=8'h00; else sig_count1[7:0]<=sig_count1[7:0]+1'b1; end endmodule 求各位大侠帮忙仿真下，我看看仿真波形图，不会做仿真 0
2013-10-11 12:46:28　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报 laihuadewuyu 相关推荐 • 谁能帮我讲解一下这个仿真数字电路的图？是关于数字时钟的 3426 • MDK仿真的小问题 2432 • 关于FPGA的仿真。。。。 1678 • 如何用multisim中的FPGA软件进行仿真 10885 • 什么是Modelsim的功能仿真和时序仿真？ 4489 • 如何对按键的按动按键状态进行仿真 1054 • 请问谁能帮我仿真一下吗？ 1278 • FPGA基本开发流程概述 2638 • FPGA仿真问题 1713 • 在Altera Quartus II下如何调用ModelSim进行仿真？ 1641