完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
module ad828drive(
input clk_50M, input reset, input[9:0] data_in, output ad_clk, output[9:0] data_out ); assign ad_clk = clk_50M; reg[9:0] data_out_r; always @(posedge clk_1 or negedge reset) begin if(!reset) begin data_out_r = 10'b0000000000; end else begin data_out_r = data_in; end end assign data_out = data_out_r; endmodule 程序在此，不知道这样写的对不对！ADS828是10位并行的ADC 求大神指导一下！！ 
0
|
|
相关推荐
1 个讨论
|
|
只有小组成员才能发言，加入小组>>
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3006
评论
淘帖
1706
