完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
只看该作者
举报
香韦子 发表于 2013-8-6 11:09 在工程里写好test bench 然后settings->EDA tool settings->simulation 页面中 第一项 tool name中选Mode ...
发布
基于 ZYNQ AlphaGo 的棋类人机博弈 AR 系统
138 浏览 0 评论
求助各位关于Verilog当中模块例化、端口与引脚 的问题
480 浏览 1 评论
基于 FPGA 的任意波形发生器+低通滤波器系统设计
484 浏览 0 评论
基于PYNQ的智能垃圾分类系统
582 浏览 0 评论
求解Microsemi FPGA内部连线信息问题
1073 浏览 0 评论
新技术VPX VME64总线介绍
3575 浏览 81 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-18 20:27 , Processed in 0.608498 second(s), Total 44, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com