完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
有一个RTL代码(里面有各种模块),用modelsim搭建testbench,就是编写汇编程序,用工具转换成rom的模型,RTL读取ROM里面的二进制程序,执行看波形。
我的疑问:1.代码都是verilog编写的,搭建testbench也应该用verilog吧? 2.这个RTL代码包是设计51单片机的,里面每个模块的代码都有(calu,pcon,seqgen,clkgen,ramctrl等等),然后在做仿真看波形时,是每个模块都要写testbench,才会出现波形吗? 3.而且其中有个顶层文件,请问这个文件有什么作用? 4.用工具转换成ROM的模型,是把什么转换成rom模型?(我这有个GenProm的工具) 5.RTL读取ROM里面的二进制程序,这个也不明白,求大神通俗的解释。 纯新人,希望这方面的大神指导下,无论解决哪个问题,我都很开心~~谢谢大家了!!! |
|
相关推荐
1个回答
|
|
testbench可以用VHDL或者verilog写,最好统一,看起来舒服
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
406 浏览 0 评论
588 浏览 0 评论
为什么用FatFS在SD卡创建文件,在单片机上读写正常,用读卡器插到电脑上就什么都没有
1976 浏览 0 评论
1695 浏览 2 评论
《DNK210使用指南 -CanMV版 V1.0》第九章 打印输出实验
649 浏览 0 评论
【youyeetoo X1 windows 开发板体验】少儿AI智能STEAM积木平台
11406 浏览 31 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-6 08:23 , Processed in 0.494853 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号