完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
自己写了一个verilog程序,例化了ISE里面自带的Clock IP核,然后用定时器延时,实现LED的闪烁,就这么一个比较简单的程序,综合的时候却总是报错,错误如下: ERROR:Pack:2531 - The dual data rate register "gen_outclk_oddr[2].clkout_oddr" failed to join the "OLOGIC2" component as required. The output signal for register symbol gen_outclk_oddr[2].clkout_oddr requires general routing to fabric, but the register can only be routed to ILOGIC, IODELAY, and IOB. 请高手指教!谢谢! |
|
相关推荐
1个回答
|
|
是不是引脚分配错误?把输入引脚强制变为输出了?这个错误的意思是 这个寄存器只能分配到ILOGIC, IODELAY, and IOB,而设计中把gen_outclk_oddr[2].clkout_oddr 设置为输出配置。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1421 浏览 1 评论
1215 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1426 浏览 0 评论
913 浏览 0 评论
2229 浏览 0 评论
1427 浏览 34 评论
5612 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 09:18 , Processed in 0.370915 second(s), Total 40, Slave 33 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号