完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
最近在做数电的课程设计，在原理图编译的时候出现两个错误：adding items to hidden net GND 和 adding items to hidden net VCC， 上网找了各种解决方法，说把 show all pin on sheet(even if hidden)的选项勾上和去掉 lock pin 这个选项，然后再连接GND VCC就OK， 可惜还是不行！请问该怎样解决！谢谢
0
|
|
相关推荐
12个回答
|
|
|
怎么都没有人解决呢~~~？
|
|
|
2013-9-11 17:10:46
评论
|
|
|
|
|
|
2013-9-12 18:07:36
评论
|
|
|
问题在于逻辑门电路中，有隐藏的GND,VCC,双击打开逻辑门，勾选显示所有引脚即可看到vcc，GND，这不是错误，不要紧，直接忽略。
|
|
|
|
|
|
有的器件原理图隐藏了VCC与GND或有的器件有多个部分，只用到了一部分，VCC与GND默认不显示出来。解决方法，双击元件，勾选左下角显示所有引脚（即使隐藏）。
|
|
|
|
|
|
|
|
|
|
|
xfwxqx 发表于 2015-4-14 13:46 错误依旧存在 |
|
|
|
|
|
|
|
|
|
|
|
请问找到方法解决了？ 我现在也遇到同样的问题了 求解救
|
|
|
|
|
|
我也遇到了这个问题了，求解
|
|
|
2016-9-5 20:10:40
评论
|
|
|
怎么解决啊？求解！！！
|
|
|
|
|
|
就是说你画原理图封装的时候把接地的引脚隐藏了，解决方法如下：
1、找到那个隐藏引脚的元器件； 把原理图分块编译，不断缩小范围，最终可找到是哪个元器件出现的问题； 2、找到隐藏的引脚； 打开该元器件所在的 SCH Library， 3、取消隐藏引脚的接地属性或者不要隐藏引脚； 4、改完后重新编译下整个库，把原来的元器件删掉，重放一遍，再编译下整个原理图就OK了, |
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
求助大佬们，装了补丁的pads9.5，页面还是有这种问题怎么办?
8404 浏览 1 评论
5689 浏览 1 评论
PADS Layout 在Bottom层添加测试点，被盖了绿油（同样的操作TOP层没有被绿油覆盖），怎么设置才能去掉绿油？
6241 浏览 1 评论
10488 浏览 0 评论
PADS DRC报焊盘之间距离过小，焊盘间距为7，但是规则的安全间距为5
18126 浏览 2 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
53023
淘帖
4234
