[启芯公开课] SystemVerilog for Verification

2013-6-10 09:25:55 8172

本帖最后由启芯工作室于 2013-6-10 09:51 编辑

2013年，被称为“最难就业年”。“毕业即失业”的说法也是年年提。但是，另一方面企业花高薪却招不到合适的员工。
以上海的SoC芯片设计验证工程师为例，开出年薪20W的工作比比皆是，但是年薪20W的工作在那里，你准备好了吗？
没有金刚转，甭揽瓷器活！
近几年，数字领域中，验证工程师的需求量越来越多，与验证工作相关的语言和验证方法学快速发展，这些趋势你了解吗？
SystemVerilog + VM是目前的主流，在未来也将被大量采用，这些语言和方法学，你熟练掌握了吗？

对SoC芯片设计验证感兴趣的朋友，可以关注启芯工作室推出的SoC芯片设计验证相关的公开课！

SystemVerilog作为IEEE-1800，将VLSI设计、验证和断言属性集中在一起，是数字超大规模集成电路设计和验证领域最流行的语言。从2006年至今，基于SystemVerilog的验证方法学快速发展，由此可见，数字验证工程师必须掌握SystemVerilog。启芯学堂QQ群： 275855756

第一讲： Design Under Verification

第二讲： SystemVerilog testbench

第三讲： SystemVerilog syntax basic one

第四讲： SystemVerilog syntax basic two

第五讲： Stimulus Driven and Received

第六讲： SystemVerilog concurrency operation

第七讲： OOP encapsulation

第八讲： Virtual Interface

第九讲： OOP Randomization

第十讲： OOP Inheritance

第十一讲： Inter-Thread communication

第十二讲： Function Coverage

第十三讲： VMM Preview

评分

参与人数 1	积分 +5	收起理由
A670521546	+ 5

查看全部评分

2013-6-10 09:25:55　　评论 淘帖0 举报

相关推荐

8 个讨论

0 前排支持。楼主辛苦啦~

2013-6-10 10:02:11 评论举报 1^# dongyumin

0 不错，支持

2013-6-10 11:20:03 评论举报 2^# vvg

0 感谢大家的支持！启芯工作室将在SoC芯片设计验证领域提供最优秀的资源，为大家的求职，就业提供一臂之力！

2013-6-11 11:05:44 评论举报 3^# klin