[资料]

altium实战技巧,多年从事设计心的体会

2013-5-28 13:27:48 3162

0 Altium Designer 中 DDRII SDRAM 的等长布线以ARM，DSP等SOC为核心的电子系统中，经常存在两片或者以上的DDR/DDRII SDRAM。考虑到DDR/DDRII SDRAM的运行频率一般都比较高，在做PCB layout的时候需要等长布线来保证DDR/DDRII SDRAM的读写时序。对于包含两片及以上DDR/DDRII SDRAM的系统，这里要求的等长布线有两层含义。拿ADDRESS信号来讲，第一层含义要求从SOC的某一个ADDRESS的pad到每一块儿DDR/DDRII SDRAM对应的pad之间的长度要相等（A+B = A+C），第二层含义要求SOC的所有ADDRESS的pad到对应DDR/DDRII SDRAM的pad之间的长度要相等（所有的A+B = 所有的A+C）。但在Altium Designer中，SOC的某一ADDRESS pad与对应DDR/DDRII SDRAM的pad之间的网络定义是唯一的（也就是A，B，C拥有同样的网络名称），网络的长度定义为（A+B+C），无法准确知道A，B和C的长度。那如何在Altium Designer中实现DDR/DDRII SDRAM的等长布线呢？下面以一个项目中DRAM_A0 ~ A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布线。U23为CPU，U7和U8为两片DDRII SDRAM。DRAM_A0 ~ A3为低四位地址信号。 0
举报淘帖0 只看该作者相关推荐 • stm32最小系统Altium Designer实战教程 1633 • 【发烧友原创】PCB设计大赛——分享几个Altium工程师必备的PCB设计技能书,很经典的学习资料 3546 • 【限时福利】参与Altium Designer高速PCB众筹免费领取发烧友VIP+内部Altium技巧视频 9867 • 无线充电实战技术交流坐标深圳 3967 • 【视频教程】Altium designer 6层PCB设计实战+配demo案例文件 229450 • Altium-正规实战教程（珍藏版） 31878 • 多年从事硬件以来必看的一些资料 23328 • FPGA应用开发实战技巧精粹 2570 • 2013（北京）高性能电源技术分享与实战技术研讨会 2814 • PCB设计中EMI控制原理与实战技巧 12612 3条评论发表评论只看该作者