完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
4109
|
深入浅出玩转FPGA 基于EP1C3的进阶实验中，读SDRAM代码的时候碰到下面这段代码： assign sdram_wr_ack = ((work_state == `W_TRCD) & ~sys_r_wn) | (work_state == `W_WRITE) | ((work_state == `W_WD) & (cnt_clk_r < 9'd6)); //写SDRAM响应信号,作为wrFIFO的输出有效信号 // (cnt_clk_r < 9'd6) ？？？ 是为了限定在写状态开始的前几个时钟吗？ assign sdram_rd_ack = (work_state_r == `W_RD) & (cnt_clk_r > 9'd1) & (cnt_clk_r < 9'd10); //读SDRAM响应信号 //(cnt_clk_r > 9'd1) & (cnt_clk_r < 9'd10) 加粗部分的代码有什么作用呢？为什么要这样写？请特权同学指教，谢谢！ 
0
|
|
相关推荐
2个回答
|
|
|
这么写是为了方便代码的移植
|
|
|
|
|
|
本帖最后由 flyriz 于 2013-4-25 19:02 编辑
特权同学 发表于 2013-4-25 17:08 还是不理解，愚钝啊！比如为什么要规定 < 9'd6 类似这样的条件？ |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
10209
