完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
各位牛人谁能帮帮我,我在设计的时候出现这样奇怪的问题, 在调试程序时,更改了几个verilog 文件,重新编译后RTL视图和 Technology Map Viewer 视图不一样且相差很大, 通过Quartus II启动Modelsim进行功能仿真结果基本正确,下载到开发板就不正确, 发现编译报告中资源消耗的不对,本应该占5000左右的逻辑单元最后只有200多, 看我的设计结构里底层的设计都加入进去了,可是却没有占用资源, 看RTL视图时得到的是我想要的设计, Technology Map Viewer时完全不一样,出现了莫名其妙的输出,又反馈给了本来没有输入的模块,而且模块少了许多。 谁知道是什么原因啊,从没遇见过,谁能帮我分析下 软件环境 Quartus II 9.0, 另外问下如何初始化 Quartus II 9.0 软件设置 ,就是恢复到第一次安装软件时的设置,不重装系统 |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
463 浏览 0 评论
312 浏览 0 评论
1039 浏览 0 评论
354 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
990 浏览 0 评论
1376 浏览 33 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-20 08:15 , Processed in 0.295655 second(s), Total 37, Slave 28 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号