完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
module FPGA_test(clk,,ctrl_led);
input clk;//全局时钟 output reg ctrl_led; wire dout; IBUFG CLKIN(.I(clk), .O(clk_ibufg)); BUFG BUFG_inst(.I(clk_ibufg), .O(dout)); always@(dout) begin if((!star_fpga)) begin ctrl_led<=1'b1; end end endmodule 请问全局时钟那块用的对吗? 这个程序一直报ERROR:MapLib:93 - Illegal LOC on IPAD symbol "star_fpga" or BUFGP symbol 但是如果改成always(posedge dout) 程序就没有问题,一直想不通为啥 大家能告诉为啥吗? |
|
相关推荐
1个回答
|
|
|
帮顶,共同学习
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计51:主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
447 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
403 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1521 浏览 0 评论
959 浏览 0 评论
900 浏览 0 评论
4439 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-3 19:12 , Processed in 0.664496 second(s), Total 75, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3525