完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
CPLD的DATA IN 接收40位数据,在CLK的下降沿依次进入CPLD ,CPLD把这40位数据分成8组,每组5位,总共8组,对应芯片的8个输出端,每组中有数据D4,D3,D2,D1,D0五位数据,其中D4代表这一路的通与断,D3,D2,D1,D0选通与输入的那一路接通,有哪位大哥知道怎么做,指导下不胜感激
|
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1280 浏览 0 评论
888 浏览 0 评论
842 浏览 0 评论
619 浏览 0 评论
977 浏览 0 评论
4425 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 22:50 , Processed in 0.573828 second(s), Total 71, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3974