完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本帖最后由 ningkui 于 2012-10-29 16:18 编辑 请高手有空帮我看看这块板,主要是DDR3走线部分现在的频率只能跑到360M正常来说是要跑到480M的,等长、平面分割也都做了还是这样,只有请教高手看是那的问题了. ![]() ![]() ![]() ![]() ![]() ![]() 1、您的第一个和第二个回复是不是有点茅盾?我是应该把REF模块放在中间还是靠近源端呢? 2、3W原则我也想满足但有时空间实在有限就只能妥协了。 3、你说的差分对走线没有按规则走线这里我知道,这是为了达到等长的要求才这样处理的,如果两条线完全等距就没法满足等长要求了。 4、另外我最想问的就是关于数据线、地址线、时钟线的等长关系,数据线是组内等长他和时钟线地址线没有等长关系吧?而地址线是走T型拓扑从结点到两颗内存的距离也是等长的,是这样吧?剩下就是时钟线了,我现在就是不确定他要和数据线等长还是地址线等长,还请jimmy帮我解惑。 5、至于平面层被过孔分割太厉害也挺头痛的,地方就这么大又少不了要打这么多孔,真不知如何是好呀,不过还好没有割断的地方应该问题不大吧?) 以上疑问还请jimmy大师在有空的时候回复一下。谢谢! 回复: 1,ref电源模块放在两片DDR的中间,供电不会一头近,一头远。 2,3W必须满足 3,差分对必须满足差分走线规则; 4,数据线自己等长。地址,控制和时钟等长,都走T形。数据与时钟线不用等长,长度不要超过1000mil就行。 5,参考平面必须要完整,并且DDR2的线不能跨电源分割。跨分割会引起信号完整性问题. 打孔的时候注意孔与孔之间的间距。 |
|
相关推荐
1 个讨论
|
|
新菜鸟来学习报到
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
2286 浏览 0 评论
PADS DRC报焊盘之间距离过小,焊盘间距为7,但是规则的安全间距为5
12131 浏览 2 评论
15196 浏览 1 评论
PADS LOGICd 在做元件封装时导入CSV文件提示超出字符
80283 浏览 3 评论
34846 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-17 10:11 , Processed in 0.784300 second(s), Total 48, Slave 37 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191