[资料]

OrCAD 16.6已经发布，研讨会将要举办

2012-10-26 11:18:34 5898

本帖最后由 pspiceComtech 于 2012-10-26 11:19 编辑

全球电子设计创新领先企业Cadence设计系统公司于2012年9月25日发布了具有一系列新功能的Cadence® OrCAD® 16.6 PCB设计解决方案，用户定制功能增强，模拟性能提高20%，使用户得以更快、更有预见性地创建产品。同时，新型信号集成流引入了更高层次的自动化水平，使得快速设计所需要的预布线拓扑、约束开发和发展的性能导向数字电路模拟具有了更好的可用性和生产率。

OrCAD 16.6 PSpice通过改善模拟集合和平均提高20%模拟速度，从而提高用户的生产率。通过引入多核模拟支持系统，包括大型设计和MOSFETs和BJTs等复杂模型支配的设计，取得了显著的性能提高。

为了让使用cadence产品的工程师们更深入了解Cadence®Allegro® 16.6如何实现效率与实用性的提升，中国代理商科通集团北京、上海、深圳三地技术研讨会将在11月底隆重开启，届时，科通集团将以本地化的优质服务，把Cadence® Allegro® 16.6的优势与本土需求结合，让参会工程师深入了解Cadence®Allegro® 16.6给设计带来的优化。现场参会工程师更可以与科通资深FAE面对面交流，迅速解决设计难题，加速产品设计。

欢迎设计工程师踊跃报名，报名地址：
http://www.comtech.com.cn/cn/RegistpageCadence20121022_1.asp

各地研讨会结束后，科通集团还将在参会人员中抽奖，奖品为苹果iPod Touch及大容量移动硬盘！
参与对象：★ Allegro产品用户
★ 信号完整性分析工程师
★ 电源仿真及设计工程师
★ EMC仿真及设计工程师
★ PCB设计工程师和管理者
★ 封装设计工程师和经理

会议主要内容：此次会议除了新技术宣讲以外，我们更增加了互动环节。通过现场与Comtech & Cadence应用工程师和研发工程师的互动，您将了解Allegro 16.6中的最新技术，包括：

★  PCB设计的趋势（小型化，设计中的IP应用，吉比特接口，协同设计）
★  库和设计数据管理问题
★  信号完整性，电源分布网络及EMC解决方案
★  FPGA－PCB协同设计能力
★  设计规划和布线新技术

★ 深层次解读PSpice新技术

会议地点安排：

上海

时间： 11月27日周二

地点：上海展讯豪生酒店上海市浦东新区祖冲之路2288弄（近申江路）

北京

时间： 11月30日周五

地点：北京丽亭华苑酒店北京市海淀区知春路25号（毗邻北航南门）

深圳

时间： 12月4日周二

地点：深圳鸿波酒店深圳南山区华侨城侨城西街10号

会议日程：

tiME
AGENDA
9:00-9:30
30min
Check In
9:30-9:50
20min
Welcome Keynote Address
9:50-10:20
30min
Cadence PCB Structure/Configuration
10:20-10:35
15min
Tea Break
10:35-11:00
25min
Capture CIS 16.6 What’s New
11:00-12:00
60min
Deep comprehension of PSpice in product design flow and What’s new in 16.6
12:00-13:30
90min
Lunch
13:30-14:15
30min
FPGA–PCB Co-Design Solution---FSP16.6
14:15-15:15
60min
Allegro PCB Designer 16.6 What’s new.
15:15-15:30
15min
Tea Break
15:30-16:45
60min
SI,PDN,EMC Solution
16:45-17:10
15min
Lucky Draw