完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
|
|
|
最近下载过的用户(2)
相关推荐
|
|
|
· 2012-9-15 20:10:10
发表几点拙见：
1.DDR3的VREF最好是能分把CA和QD的分开，目前板上是没有分开的。 2.DDR3由于速率很高，地址线建议走菊花链拓扑，因为DDR3与DDR2最大的进步就是Flyby技术了,当然还要看一下主芯片支持不支持。 3.这个板的层叠上，把两个电源平面放在了层叠结构的最中间，且相邻的是另个布线平面，平板电容效果不好。 4.整版上各个芯片附近加一些主电源的储能电容，效果会更好。 没看几分钟，，大家一起学习了 
|
|
|
|
|
|
|
|
|
· 2013-12-5 10:15:01
|
|
|
|
|
|
|
|
|
· 2020-7-7 11:16:46
|
|
|
|
|
|
|
|
830 浏览 0 评论
1034 浏览 0 评论
2115 浏览 1 评论
1432 浏览 1 评论
5V供电情况下JFET前级放大电路怎么实现，JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大？
2586 浏览 1 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5451
淘帖
1607
发表评论
赞
回复
