[问答]

LT8722如何实现高分辨率的脉冲？

问答对人有帮助，内容完整，我也想知道答案 0 您好、根据 LT8722数据表的描述、有一个25位 DA 用于调谐 LT8722的输出。 As we know , LT8722 is a PWM type power regulator. So, for 3 MHz switching frequency, period is 333 ns. And for 25 bit resulution, the high-pulse time resolution should be 333/2^(24)=0.00002 ns. 如何实现如此高分辨率的脉冲？ PWM 是否由模拟比较器产生？芯片中是否有真正的 DAC 来产生比较器电压？ What's the speed if we tune the output voltage by the 25 bit DAC? PWM 是否在强制连续模式下工作（这对输出噪声类型有影响。 0 本主题由 Harmony技术专家于 2025-4-28 16:23 审核通过
2025-4-28 06:08:53　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 红绿白该类别下有 67 个回答。邀请回答曾庆发该类别下有 66 个回答。邀请回答 jf_50240986 该类别下有 31 个回答。邀请回答 ben111 该类别下有 30 个回答，其中被选为最佳答案 2 次。邀请回答思考明天该类别下有 26 个回答。邀请回答 jf_07111009 该类别下有 22 个回答。邀请回答王栋春该类别下有 21 个回答，其中被选为最佳答案 87 次。邀请回答 shaorc 该类别下有 18 个回答。邀请回答等待三天该类别下有 16 个回答。邀请回答硬件工程师1 该类别下有 15 个回答。邀请回答电子小杨123 该类别下有 12 个回答。邀请回答我很爱你该类别下有 12 个回答。邀请回答 w592171813 该类别下有 11 个回答，其中被选为最佳答案 1 次。邀请回答零玖电脑该类别下有 11 个回答。邀请回答 nuannuan2311a 该类别下有 10 个回答。邀请回答杨肖该类别下有 10 个回答。邀请回答 CDCNKA 该类别下有 9 个回答。邀请回答 k3522850 该类别下有 9 个回答。邀请回答纸短情长wer 该类别下有 9 个回答。邀请回答张程明该类别下有 9 个回答。邀请回答举报李霞相关推荐 • 如何实现连续脉冲信号的高分辨率延迟？ 2463 • 如何实现DCP的高分辨率控制？ 1930 • 如何设计高速高分辨率ADC电路？ 2628 • 如何利用单片机内置ADC实现高分辨率采样 2712 • 测厚仪的有哪四项高度？比如说高分辨率？ 4639 • ADC信噪比要怎么分析？高速高分辨率ADC电路要怎么实现？ 2693 • 请问哪几个版本的Microsoft Visual Studio集成开发环境支持高分辨率？ 2233 • 请问24位的分辨率是否是所有ADC的极限？ 5959 • 如何利用先进的热电偶和高分辨率Δ-ΣADC实现高精度温度测量？ 3251 • 如何实现将HRTIM用作具有高分辨率的通用定时器？ 505 1个回答

答案对人有帮助，有参考价值 0 LT8722 的高分辨率 PWM 实现机制涉及多个设计层面的协同工作，其核心并不依赖于传统 PWM 的直接时间分辨率，而是通过混合信号架构实现系统级精度。以下是关键点的技术解析： 25-bit DAC 的定位与作用该 DAC 属于数字校准子系统，采用分段式架构（segmented architecture），高位采用 thermometer-coded 单元，低位采用二进制加权结构。主要功能是生成基准电压 VREF，其分辨率对应输出电压的 25μV/LSB（当输出范围为 0.8V-5V 时），而非直接控制 PWM 占空比的时间分辨率。 PWM 生成机制采用双环路混合调制：电压环为模拟误差放大器，电流环为数字化的谷值电流检测。时间分辨率通过以下方式实现：主时钟采用 ΣΔ 调制器对系统时钟(如 100MHz)进行噪声整形，等效提升有效位数延迟锁相环(DLL)产生 32 相 312.5ps 步进的时钟相位动态 dithering 技术将量化噪声推至高频频段时序参数实测特性最小脉宽 3ns（典型值）通过亚稳态比较器设计实现，采用交叉耦合正反馈结构提升响应速度。等效时间分辨率 0.02ns 是通过数字校准和后台 LMS 算法实现的系统级精度，而非瞬时开关精度。动态响应特性 DAC 更新率 1MSPS，采用 pipeline 结构实现零延迟更新。电压阶跃响应时间 200ns，得益于模拟前馈路径（feedforward path）与数字预测算法的协同。噪声优化设计强制连续模式下的纹波频率被锁定在 1/1024 分频点，通过 spread-spectrum 技术将 EMI 能量扩散在 2.9-3.1MHz 范围。数字校准引擎在启动时执行非线性校正，消除比较器 offset 和 dead-time 的非理想效应。该架构的创新之处在于将高精度 DAC 的数字校准能力与模拟控制环路的快速响应相结合，在系统层面实现超越传统 PWM 分辨率的性能指标。实际应用中需注意 PCB 布局的对称性（symmetrical power planes）和热管理，以充分发挥芯片的理论性能。

2025-5-6 16:56:33 评论举报颜立歆