MIMXRT 117x SPI从机 Rx FIFO溢出的原因？怎么解决？

答案对人有帮助，有参考价值 0

针对MIMXRT117x SPI从机Rx FIFO溢出的问题，以下是可能的原因及解决方案：

原因分析

1. 
   

   Watermark设置与帧长度冲突：

   
   
   
   
   • 帧长度为9字，RxWatermark=8。当接收完8字触发中断时，主机仍在发送第9字。若中断处理延迟，第9字到达时FIFO已满（8+1=9字），而FIFO总容量为16字，理论上未溢出。但需考虑SPI从机是否在接收完整帧前提前触发错误。
   
   
   
   


2. 
   

   中断处理不及时：

   
   
   
   
   • 若中断服务程序（ISR）未能及时读取FIFO数据，或未清除中断标志，可能导致后续数据堆积。
   
   
   
   


3. 
   

   SPI时钟速率过高：

   
   
   
   
   • 主设备发送速率超过从机处理能力（如中断延迟或软件读取速度慢），导致FIFO未被及时清空。
   
   
   
   


4. 
   

   硬件信号问题：

   
   
   
   
   • CS（片选）信号抖动或SCK时钟不稳定，导致从机误判数据传输边界。
   
   
   
   


5. 
   

   DMA未启用或配置错误：

   
   
   
   
   • 若未使用DMA，仅依赖CPU读取FIFO，高频率下易出现溢出。
   
   
   
   

解决方案

1. 
   

   调整RxWatermark值：

   
   
   
   
   • 将RxWatermark设置为低于帧长度的值（如7字），预留更多空间。例如：
     

     LPSPI_SetRxFIFOWatermark(LPSPI1, 7);  // 设置为7字触发中断

   
   
   • 注意：确保中断触发后能及时读取全部数据（至少读取FIFO_SIZE - Watermark个字）。
   
   
   
   


2. 
   

   优化中断处理程序：

   
   
   
   
   • 在接收中断中立即读取FIFO数据，并清除中断标志：
     

     void LPSPI1_RX_ISR(void) {
     
      uint32_t status = LPSPI_GetStatusFlags(LPSPI1);
     
      if (status & kLPSPI_RxInterruptFlag) {
     
          // 读取所有可用数据（通过LPSPI_ReadData()）
     
          LPSPI_ClearStatusFlags(LPSPI1, kLPSPI_RxInterruptFlag);
     
      }
     
      if (status & kLPSPI_ReceiveErrorFlag) {
     
          // 处理溢出错误，复位FIFO或重新初始化SPI
     
          LPSPI_Reset(LPSPI1);  // 复位SPI模块
     
          LPSPI_ClearStatusFlags(LPSPI1, kLPSPI_ReceiveErrorFlag);
     
      }
     
     }

   
   
   
   


3. 
   

   启用DMA传输：

   
   
   
   
   • 配置DMA自动搬运Rx FIFO数据，避免CPU延迟：
     

     // 配置DMA通道关联SPI RX寄存器
     
     EDMA_SetChannelMux(DMA0, kEDMA_ChannelSPI1_Rx, kEDMA_MuxSPI1Rx);
     
     EDMA_SetupChannel(DMA0, kEDMA_ChannelSPI1_Rx, &dma_config);
     
     LPSPI_EnableRxDMA(LPSPI1, true);

   
   
   
   


4. 
   

   降低SPI时钟频率：

   
   
   
   
   • 暂时降低主设备SCK频率，测试是否为速率过高导致溢出。
   
   
   
   


5. 
   

   检查硬件信号：

   
   
   
   
   • 使用示波器监控SCK、CS、MOSI信号，确认无毛刺或时序违例。
   
   
   • 确保CS信号在传输期间保持稳定低电平。
   
   
   
   


6. 
   

   复位FIFO状态：

   
   
   
   
   • 在检测到溢出错误后，复位SPI模块并重新初始化FIFO：
     

     LPSPI_Reset(LPSPI1);  // 复位SPI模块
     
     LPSPI_Init(LPSPI1, &spi_config);  // 重新初始化
     
     LPSPI_Enable(LPSPI1, true);        // 使能SPI

   
   
   
   

验证步骤

1. 打印FIFO状态寄存器：
   
   
   
   • 在溢出时读取LPSPI_GetStatusFlags()，确认具体错误类型（如kLPSPI_RxFifoOverflowFlag）。
   
   


2. 调试中断触发时机：
   
   
   
   • 在中断处理中添加日志，确认中断触发次数和间隔是否符合预期。
   
   


3. 逐步增加数据量：
   
   
   
   • 测试发送1字、8字、9字、16字数据，观察何时触发溢出，定位阈值。
   
   

通过调整Watermark、优化中断、启用DMA及检查硬件信号，可有效解决Rx FIFO溢出问题。如问题仍未解决，建议结合芯片勘误手册排查是否存在已知硬件问题。