[问答]

LTC2320-16 cnv采样时间就会被压缩到最低30ns，还能保证最大速率和500kHz输入信号的稳定运行吗？

问答对人有帮助，内容完整，我也想知道答案 0 LT2320，LVDS模式下的时序是不是比CMOS模式下的时序更加宽松，可以给转换和采样时间留出更多裕量以LTC2320-14为例，在CMOS模式，SDR单倍速率模式下，SCK最短周期为9.1ns，取整数10ns，则最大频率为100MHz，每个通道需要16个周期读取，读取时间共计160ns，DDR模式的读取时间相同。而在LVDS模式下，SDR单倍速率模式下，SCK最短周期3.3ns，最大频率300MHz，每两个通道需要32个周期读取，最短读取时间共计105.6ns，即使以250MHz周期4ns的sck频率计算，读取时间也是128ns，比CMOS模式所需时间短的多，如果要以1.5M最大速率采样，那每周期只有667ns，CMOS模式下，去掉读取时间还剩507ns，去掉最大转换时间450ns，只剩50ns给采样时间，我想问的是，对于奈氏定理的信号频率，30~50ns的采样时间是足够的吗，能达到标称的信噪比吗？如果是LTC2320-16，数据手册上的转换时间变成最低450ns了，那转换时间加上20ns的裕量，cnv采样时间就会被压缩到最低30ns了，这个时间到数据手册的极限了，还能保证最大速率和500kHz输入信号的稳定运行吗？我觉得这个时序裕量好像很小，有没有解答 0 本主题由 Harmony技术专家于 3 天前审核通过
3 天前　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答最强海贼王该类别下有 26 个回答。邀请回答举报王波相关推荐 • 输入信号为500KHz正弦交流，负载为变化的电阻需要测试电路的电流 1862 • AD芯片选型：输入信号范围-5V至+5V，4路信号同步采集，采集速率至少为500KHz 4599 • 求助28335ADC采样幅值不正确 8564 • 跪求一款高速AD采样芯片 9855 • 输入信号频率为0至500khz的方波信号，应选什么样的模数转.... 2731 • 请问能否提供AD5446在500KHz下的SFDR？ 1796 • 能否提供AD5446在500KHz下的SFDR？ 411 • STM32的PWM频率达到500KHZ后能否做到1KHZ的增减？ 488 • myRIO数据采集速率问题 9518 • LTC2367-18 BUSY引脚一直为低电平是什么原因？ 650 1个回答

答案对人有帮助，有参考价值 0 LTC2320-16 是一款高速模数转换器（ADC），它具有多种工作模式，包括CMOS和LVDS模式。在讨论采样时间和稳定性时，我们需要考虑ADC的时序参数和工作模式。 1. 采样时间与稳定性： - LTC2320-16 的数据手册中会详细说明在不同工作模式下的采样时间和稳定性要求。如果采样时间被压缩到最低30ns，是否能保证最大速率和500kHz输入信号的稳定运行，需要查看数据手册中的具体参数。通常，高速ADC在高速模式下工作时，采样时间会非常短，以满足高速采样的需求。但是，这并不意味着在所有情况下都能保证稳定性，特别是当输入信号频率较低时。 2. LVDS与CMOS模式的时序比较： - LVDS（Low Voltage Differential Signaling）模式通常比CMOS模式提供更好的噪声抑制和抗干扰能力，因此在高速数据传输中更为常见。LVDS模式下的时序要求可能比CMOS模式更宽松，因为它允许更快的数据传输速率。 - 以LTC2320-14为例，您提到的CMOS模式下SDR单倍速率模式的SCK最短周期为9.1ns，而在LVDS模式下，SDK最短周期为3.3ns。这意味着LVDS模式下可以实现更高的数据传输速率。 - 在LVDS模式下，由于SCK周期更短，理论上可以支持更高的采样速率。但是，是否能够以1.5M的最大速率采样，还需要考虑其他因素，如输入信号的稳定性、ADC的电源和时钟稳定性、以及系统的其他组件是否能够支持这样的速率。 3. 结论： - 要确定LTC2320-16是否能够在30ns的采样时间内保证最大速率和500kHz输入信号的稳定运行，需要查阅具体的数据手册，了解其在不同工作模式下的时序参数和性能指标。 - LVDS模式下的时序确实可能比CMOS模式更宽松，但是否能够支持1.5M的最大速率采样，还需要综合考虑整个系统的其他因素。建议您查阅LTC2320-16的数据手册，以获取更详细的技术参数和性能指标，这将有助于您做出准确的判断。如果您需要进一步的技术支持，可以考虑联系Analog Devices的技术支持团队。

昨天 17:03 评论举报的撒的