[问答]

ADC3663在40Mhz时，数据读取出现错位现象，怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 ADC3663在20Mhz的sample clock下，数据读取正常，但在40Mhz时，数据读取出现错位现象，从手册上看，正常情况下FCLK的边沿对应DCLK的上升沿，但出现问题时，FCLK的跳变沿对应的却是DCLK的下降沿，如下图所示：问题： DCLKin和FCLK、DCLK的逻辑输出机制上怎样的？ FPGA的控制逻辑怎样能很好的避免这种现象？这种现象可能是什么原因导致的？硬件上的相位滞后吗还是软件的控制逻辑？ 0 本主题由 Harmony技术专家于 2024-11-14 11:04 审核通过
2024-11-14 07:01:58　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 49 个回答。邀请回答普罗旺斯的薰衣草该类别下有 49 个回答。邀请回答 heks 该类别下有 47 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 fdhsfagd 该类别下有 38 个回答。邀请回答 lksas 该类别下有 37 个回答。邀请回答 wang21cj 该类别下有 36 个回答。邀请回答 chm5 该类别下有 36 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 hgimtk 该类别下有 35 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答 ggfx 该类别下有 35 个回答。邀请回答站着幻想该类别下有 35 个回答。邀请回答 kingnet6688 该类别下有 35 个回答。邀请回答 lifei639156 该类别下有 34 个回答，其中被选为最佳答案 1 次。邀请回答 HengDu 该类别下有 34 个回答。邀请回答 kghfh 该类别下有 33 个回答。邀请回答 msvdsufsdf 该类别下有 33 个回答。邀请回答 huzp_bbs 该类别下有 33 个回答。邀请回答 K_Ming 该类别下有 32 个回答。邀请回答举报王越建相关推荐 • ADC3663数字滤波器如何使用呢？ 84 • AD9650 40MHz采样和80MHz采样采集数据40MHz偏小0.5dbm，请问是什么原因？ 2824 • AD9650 40MHz采样和80MHz采样采集数据不同是为什么？ 196 • Altera ArriaV LVDS接收AD9653串行AD数据时，时钟与数据会发生错位 9534 • CYW4373 WiFi软AP模式是否支持带宽40Mhz在2.4Ghz中？如何在2.4Ghz中配置hostapd.conf的带宽40Mhz？ 3376 • CC3220SF内置ADC采样时候，ADC默认的Timestamp时钟频率为40MHz，请问能不像普通定时器一样，将时钟降低到1MHz左右，有没有具体的函数来实现？ 2870 • 做了一个AD9287的采样，数据输出速率和随路时钟DCO和FCO对不上是怎么回事？ 263 • PIC18F97J60 PIN OSC2怎么输出40Mhz 1372 • 为什么AD8283的ADC时钟输入影响了芯片消耗的电流？ 268 • 带宽大于40MHz的跨阻超低噪声放大器如何选型？ 359 2个回答

答案对人有帮助，有参考价值 0 应该是寄存器没配对

2024-11-14 10:43:51 评论举报张文婷

答案对人有帮助，有参考价值 0 ADC3663在40MHz时数据读取出现错位现象，可能是由于硬件或软件控制逻辑的问题导致的。以下是一些建议和可能的原因： 1. 硬件上的相位滞后：在40MHz的采样时钟下，可能存在硬件上的相位滞后，导致FCLK的跳变沿与DCLK的下降沿对应。为了解决这个问题，可以尝试调整FPGA的时钟管理模块，以确保FCLK和DCLK之间的相位关系正确。 2. 软件控制逻辑：检查FPGA的控制逻辑，确保在40MHz采样时钟下，数据读取的时序正确。可能需要调整控制逻辑，以确保在高频率下数据读取不会出现错位现象。 3. 检查ADC3663的配置：确保ADC3663的配置正确，特别是时钟相关的参数。如果配置不正确，可能会导致数据读取错位。 4. 检查FPGA与ADC3663之间的接口：确保FPGA与ADC3663之间的接口连接正确，包括时钟线、数据线和控制线。错误的连接可能导致数据读取错位。 5. 检查电源和地线：确保FPGA和ADC3663的电源和地线连接正确，以避免可能的噪声和干扰。 6. 尝试降低采样时钟频率：如果可能，尝试降低采样时钟频率，以查看是否仍然出现数据读取错位现象。这可以帮助确定问题是否与采样时钟频率有关。 7. 检查FPGA和ADC3663的数据手册：仔细阅读FPGA和ADC3663的数据手册，以确保所有参数和配置都符合要求。数据手册中可能包含有关时钟和数据读取的详细信息，可以帮助解决问题。总之，解决ADC3663在40MHz时数据读取错位现象需要从硬件和软件两个方面进行排查。通过检查时钟管理、控制逻辑、接口连接、电源和地线等方面，可以找到问题的原因并进行相应的调整。

2024-11-14 11:50:33 评论举报陈敏