完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
【米尔-Xilinx XC7A100T FPGA开发板试用】+03.SFP光口测试(zmj) 随着数字通信技术的进一步发展,各类数据的传输方案对带宽的需求迅猛增长,传统的并行总线的数据传输方式已经远远不能满足如万兆以太网、PCI-Express、SRIO、SFP等技术方案的需求,此种情况促使高速串行数据开始被广泛地使用。 除了Spartan系列,Xilinx其他系列FPGA内部集成了能实现高速数据收的发串并/并串转换、预加重、接收均衡、CDR、8B/10B线路编解码、弹性buffer、通道绑定和时钟修正等模块,可极大地减小时钟扭曲、信号衰减和线路噪声对接收性能的影响,从而使传输速率进一步提高,可用于实现万兆以太网、PCI-Express、SRIO、SFP等常用接口。在内嵌高速串行接口技术的FPGA被大量应用的同时,高速串行的信号质量测试也变得越来越重要,通常用示波器观察信号波形、眼图、抖动来衡量信号的质量。串行信号的抖动,反映在时域上,信号的稳定时间会变小,眼图宽度会变窄;信号的噪声,反映在信号幅度上,眼图高度变小。通俗点讲眼图的眼睛张开得越大,越端正,表示高速串行数据传输的越稳定。 为了方便用户使用,vivado中提供了一个IBERT(Integrated Bit Error Ratio Tester)的测试工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT我们可以直接获取误码率,观察眼图,调节串行收发器的参数,从而有助于判断可能存在的问题,便于验证硬件的稳定性和信号完整性。 IBERT中的BERT是Bit Error Ratio Test的缩写,指比特出错概率测试,简而言之就是误码率测试。Vivado中IBERT工具的测试原理是通过收发器由外部回环进行自收自发而实现。就是将同一组收发器的TX和RX进行短接,TX发送端通过发送某种特定序列的数据流,在RX接收端接收后,通过比对发送和接收的数据,从而得出误码率和眼图信息,来验证开发板GTP部分工作的稳定性和可靠性。 1. FPGA程序设计1.1 硬件信息Xilinx 具有集成高速 MGT (Multi-Gigabit Transceiver)的 BANK,可以通过使用相应 IP在芯片端实现 SFP+的物理层。 核心板 FPGA GTP 收发器接口⽀持 4 lanes,最大速率 6.6G/s,可用来扩展 PCIe、SATA、SFP、QSFP 等高速接口,BANK时钟100MHz。 核心板配套的开发板设计了 2 路 SFP+ 接口,其最大速率高达6.5Gb/s,连接器位号为 J4,J5,插入 SFP 光模块可实现光纤通信。 具体 BANK 信息如下(使用Lane2和Lane3,未用Lane0和Lane1):
【图】SFP接口参考电路原理图 1.2 互连方案SFP-0和SFP-1通过光纤及光模块进行直连。 【图】光纤是万兆多模双芯LC-LC光纤线(3m) 【图】光模块是万兆多模光模块 【图】光纤与光模块连接 【图】SFP-0与SFP-1互连 1.3 程序设计在vivado的IP Catalog中找到IBERT 7 Series GTP这个IP核。 iBERT测试协议选择Custom1,GTP参考时钟频率选择125MHz,只需要测试与SFP连接的2对GTP,Quad Count选择1。传输速率设置为为3.125Gbps,PLL类型选择PLL0即可。 由于与SFP连接的GTP都位于BANK 216,所以在QUAD_216中选择使能协议。从上面的硬件电路分析中可以看到,底板时钟芯片输出的差分时钟是与GTP_216_CLKP1连接,所以参考时钟要选择为MGTREFCLK1 216。 IBERT内部逻辑的工作时钟选择GTP的输入时钟125MHz,这样就可以不使用额外的外部时钟,当然,用户也可以将该时钟设置为外部时钟,例如通过FPGA板卡的时钟晶振提供,大家可以自行尝试。 IBERT的example design通常无需修改就可以直接使用对GTP进行测试,因此在IBERT IP核配置完成后,右击打开example design工程。接着,编译工程,生成bit文件即可。 2. GTP-iBERT测试在vivado中打开hardware manager,将刚才生成的bit文件下载到开发板中。下载完成后,点击auto-detec links。点击Reset按钮,使IBERT进行复位,可以看到此时的Errors变为0,代表接收端没有检测到错误,仔细观察有如下结论:
误码率可以从数学统计的角度判断GTP的硬件稳定性,vivado还提供了一种更直观的方式来观察GTP的信号完整性,那就是眼图。vivado生成的眼图如下图所示: 【图】Link状态及正常眼图 从信号完整性的角度来看,眼图中间的蓝色区域越大,GTP所对应的PCB高速电路的信号完整性越好。 同样的,还可以切换到浴缸曲线观察信号完整性(浴缸越大,等效于眼图越大,信号完整性越好): 【图】Link状态及正常浴缸曲线 MYIR_XC7A100T-FPGA_SFP |
|||
相关推荐
1 个讨论
|
|||
只有小组成员才能发言,加入小组>>
【米尔-Xilinx XC7A100T FPGA开发板试用】+04.SFP之Aurora测试(zmj)
561 浏览 0 评论
【米尔-Xilinx XC7A100T FPGA开发板试用】+03.SFP光口测试(zmj)
529 浏览 1 评论
【米尔-Xilinx XC7A100T FPGA开发板试用】+01.开箱(zmj)
630 浏览 0 评论
【米尔-紫光PG2L100H国产FPGA开发板试用】米尔-紫光PG2L100H国产FPGA开发板开箱评测
622 浏览 0 评论
【米尔-国产瑞芯微RK3568开发板试用体验】评测一 系统配置
567 浏览 0 评论
【米尔-瑞米派兼容树莓派扩展模块-试用体验】基于ROS系统的三麦轮小车自主导航
3561浏览 2评论
【米尔NXP i.MX 93开发板试用评测】5、安装Debian和排除启动故障
557浏览 2评论
【米尔NXP i.MX 93开发板试用评测】2、异构通信环境搭建和源码编译
715浏览 2评论
【米尔-瑞米派兼容树莓派扩展模块-试用体验】Free RTOS应用开发环境部署
1344浏览 1评论
【米尔-芯驰D9开发板- 国产平台试用】- 03- 外设接口测试-U盘、485总线
6792浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 08:52 , Processed in 0.442720 second(s), Total 44, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号