完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
基于CN0540+SDP-K1 开发板 测试,
基本参数配置: ADC power mode --》 Median power mode MCLK =16384kHz; ADC filter type --》Low ripple FIR Filter --》Oversampled by 32 采用SPI模式输出 再调整设置ADC MCLK divider 1)ADC MCLK divider -- 》MCLK/16; 按计算ODR = MCLK/(MCLK_DIV × OSR) = 32kHz ,测量Pin CS_ADC,其频率32.2kHz与设置值一致。 回读reg : Value of 0x15 - Power clock register is: 0x3 0b00000011 2)ADC MCLK divider -- 》MCLK/8; 按计算ODR = MCLK/(MCLK_DIV × OSR) = 64kHz ,测量Pin CS_ADC,其频率还是32.2kHz,理论应该为64kHz。 回读reg :Value of 0x15 - Power clock register is: 0x13 0b00010011 与设置值一致 |
|
相关推荐
1个回答
|
|
根据您提供的信息,我们可以分析以下几个可能的原因:
1. **硬件问题**:可能是开发板的硬件存在问题,导致实际采样率与设置值不符。建议检查硬件连接和电路板是否正常。 2. **软件配置错误**:在配置ADC MCLK divider时,可能存在软件设置错误。请检查您的配置代码,确保ADC MCLK divider的设置正确。 3. **测量误差**:测量Pin CS_ADC的频率时,可能存在测量误差。建议使用更精确的测量工具或方法,以获得更准确的结果。 4. **滤波器影响**:您提到使用了Low ripple FIR Filter,滤波器可能会对采样率产生一定影响。请检查滤波器的设置和性能,确保其不会对采样率产生负面影响。 5. **SPI模式的影响**:由于您使用了SPI模式输出,SPI通信协议可能会对采样率产生一定影响。请检查SPI设置和通信协议,确保其不会影响采样率。 6. **固件或驱动问题**:可能是开发板的固件或驱动存在问题,导致采样率配置异常。建议检查固件和驱动的版本,确保其与开发板兼容。 7. **其他未知因素**:可能还有其他未知因素导致采样率配置异常。建议查阅相关文档和技术支持,寻求专业帮助。 为了解决这个问题,您可以尝试以下步骤: 1. 重新检查硬件连接和电路板,确保一切正常。 2. 仔细检查配置代码,确保ADC MCLK divider的设置正确。 3. 使用更精确的测量工具或方法,重新测量Pin CS_ADC的频率。 4. 检查滤波器设置和性能,确保其不会影响采样率。 5. 检查SPI设置和通信协议,确保其不会影响采样率。 6. 更新固件和驱动,确保其与开发板兼容。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-17 11:26 , Processed in 0.591205 second(s), Total 80, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号