完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
使用AD7328时,使用的是FPGA通过 spi操作ADC芯片,遇到的问题是,一旦SCLK(由FPGA发出)的速率达到8MHz以上,SCLK的波形会恶化,且总是在固定的位置上出现信号回钩,导致SDOUT信号被误触发一下,而且波形是一个半高的波形,从而导致通道的地址读取错乱,基本是读通道所在的那一位,整个数据读取也出错。
补充一下:产品是插箱式的,ADC所在的模拟采样板和FPGA所在的控制板是通过背板通信的,由于链路较长,因此中间加了一级SN74AC244芯片来做信号增强,黄色片选,绿色CLK,绿色SDOUT。 目前看情况好像是硬件问题,但是如果是硬件问题,应该每个SCLK的波形都一样,目前看,SDOUT上出现的那种半高波形总是出现在固定的一个周期上,好像也不能排除芯片本身的BUG,出问题的那一个周期时钟的波形和其它周期的有所区别。 |
|
相关推荐
1个回答
|
|
根据您提供的信息,我将分析可能导致AD7328速率提升时出现异常波形的原因,并提供一些建议来解决这个问题。
1. 信号完整性问题:由于ADC所在的模拟采样板和FPGA所在的控制板之间通过背板通信,链路较长,可能导致信号完整性问题。当SCLK速率提高时,信号传输过程中的反射、串扰和衰减可能会加剧,从而导致波形恶化。 建议:检查信号完整性,可能需要优化布线、添加或调整终端电阻、使用差分信号等方法来改善信号完整性。 2. SN74AC244芯片性能问题:您提到在信号链路中使用了SN74AC244芯片进行信号增强。如果该芯片的性能不足以支持8MHz以上的速率,可能会导致信号回钩和波形恶化。 建议:检查SN74AC244芯片的数据手册,确认其是否支持8MHz以上的速率。如果不支持,可以考虑更换其他性能更好的信号增强芯片。 3. FPGA SPI接口问题:FPGA发出的SCLK速率过高可能导致SPI接口性能下降,从而导致波形恶化。 建议:检查FPGA SPI接口的性能参数,确保其能够支持8MHz以上的速率。如果需要,可以考虑优化FPGA的SPI接口设计。 4. 电源稳定性问题:高速信号传输对电源稳定性要求较高。如果电源不稳定,可能会导致信号波形恶化。 建议:检查电源稳定性,确保为FPGA和ADC提供稳定的电源。如果需要,可以考虑增加电源滤波器或使用更高质量的电源。 5. PCB布局和布线问题:PCB布局和布线对信号传输质量有很大影响。不合理的布局和布线可能导致信号回钩和波形恶化。 建议:检查PCB布局和布线,确保信号传输路径尽可能短且避免交叉。如果需要,可以考虑重新设计PCB布局和布线。 综上所述,要解决AD7328速率提升时出现异常波形的问题,需要从信号完整性、芯片性能、FPGA SPI接口、电源稳定性和PCB布局布线等方面进行排查和优化。希望这些建议对您有所帮助。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
2020-2022-2024年TI杯全国大学生电子设计竞赛官方推荐芯片对比分析比较
199 浏览 0 评论
求求各路大神帮忙:Multism数字电子钟仿真,不报错也不出结果是什么原因?
668 浏览 0 评论
1173 浏览 0 评论
1576 浏览 2 评论
1619 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-26 17:13 , Processed in 0.424848 second(s), Total 43, Slave 34 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191