[问答]

请问ADCCLK是不超过14MHZ吗？

113 adc

问答对人有帮助，内容完整，我也想知道答案 0 参考手册中说的是不超过14M，看到固件库中是进行了四分频，四分频后是72M/4=18M void RCC_Configuration(void) { #if defined (STM32F10X_LD_VL) \|\| defined (STM32F10X_MD_VL) \|\| defined (STM32F10X_HD_VL) /* ADCCLK = PCLK2/2 / RCC_ADCCLKConfig(RCC_PCLK2_Div2); #else / ADCCLK = PCLK2/4 / RCC_ADCCLKConfig(RCC_PCLK2_Div4); #endif / Enable peripheral clocks ------------------------------------------------/ / Enable DMA1 clock / RCC_AHBPeriphClockCmd(RCC_AHBPeriph_DMA1, ENABLE); / Enable ADC1 and GPIOC clock */ RCC_APB2PeriphClockCmd(RCC_APB2Periph_ADC1 \| RCC_APB2Periph_GPIOC, ENABLE); } 0 本主题由 Harmony技术专家于 2024-5-17 17:46 审核通过
2024-5-17 07:46:01　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答尼克wo 该类别下有 32 个回答。邀请回答储蓄叛逆该类别下有 32 个回答。邀请回答举报贾桂林相关推荐 • DMA下的ADC1，其时钟一定是14Mhz吗？ 2044 • 请问STM32 ADC分频配置PCLK2的2 4分频的时候ADC的频率会怎么样？ 5335 • 求助，STM32F1慢速交叉模式中两个ADC采集和转换时间的问题求解 151 • 求助，关于opa842单位增益的问题求解 285 • ADC的采样时间是怎么计算的？ 6194 • 大学狗急。有源带通滤器的输出问题求助大神 1503 • 请问AD9912怎么实现150-400MHz输出 2177 • AD9826是否可用于处理频率为0.5MHz的CCD输出信号？ 229 • TL3016超过10MHZ就失真了，为什么? 129 • AD9958只有80左右的杂散抑制 2311 1个回答

答案对人有帮助，有参考价值 0 在STM32系列微控制器中，ADC（模拟/数字转换器）的时钟频率（ADCCLK）确实有一定的限制。根据您提供的代码片段，我们可以看到在不同的STM32F10x系列微控制器中，ADCCLK的配置有所不同。首先，我们需要了解PCLK2的时钟频率。PCLK2是系统时钟的一个分支，其频率通常与系统时钟（HCLK）有关。在STM32F10x系列微控制器中，PCLK2的频率通常是系统时钟频率（HCLK）的一半。现在，让我们分析一下您提供的代码片段： 1. 对于STM32F10x_LD_VL、STM32F10x_MD_VL和STM32F10x_HD_VL系列微控制器，ADCCLK被配置为PCLK2的一半。这意味着ADCCLK = PCLK2 / 2。 2. 对于其他STM32F10x系列微控制器，ADCCLK被配置为PCLK2的四分之一。这意味着ADCCLK = PCLK2 / 4。在这两种情况下，ADCCLK的频率都受到PCLK2频率的限制。因此，要确定ADCCLK是否超过14MHz，我们需要知道PCLK2的频率。如果PCLK2的频率为72MHz，那么在第二种情况下，ADCCLK = 72MHz / 4 = 18MHz。这确实超过了14MHz的限制。然而，这并不意味着您的系统一定会出现问题。在某些情况下，微控制器可能允许ADCCLK的频率略高于14MHz。但是，为了确保系统的稳定性和可靠性，建议遵循参考手册中的建议，将ADCCLK的频率限制在14MHz以内。如果您需要更高的ADC采样率，可以考虑使用其他具有更高ADC时钟频率限制的微控制器系列，或者调整系统时钟设置以降低PCLK2的频率。

2024-5-17 18:12:40 评论举报爱与友人