[问答]

STM32F103XX引脚拉低时，什么时候加下拉电阻，什么时候不加呢？

问答对人有帮助，内容完整，我也想知道答案 0 想通过串口给STM32f103xx烧写程序，这时boot0：boot1,要设置为1:0模式，在给boot1引脚拉低时我犹豫了，该不该加下拉电阻呢？boot0拉高时，该不该加上拉电阻呢？？阻止分别是多少呢？望各位同仁不吝赐教！！！！！！！有没有一个统一的条件呢，若满足这个条件，在将该引脚拉低时，就要加下拉电阻？？？ 0 本主题由 Harmony技术专家于 2024-5-8 11:18 审核通过
2024-5-8 07:58:50　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答刘洋该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答 kpj3026 该类别下有 32 个回答。邀请回答江左盟该类别下有 32 个回答。邀请回答举报李皓圳相关推荐 • 在什么时候使用上、下拉电阻呢？ 2119 • 请问51的P0口什么时候要上拉电阻什么时候不需要？ 401 • 在大容量STM32F103xx上如何实现ADPCM算法呢 1142 • STM32F103XX的封装与引脚功能 7254 • 请问STM32f103xx系列尺寸大小是多少? 7051 • 什么是STM32的I/O 复用功能呢？什么时候开启AFIO时钟 1571 • RTT Studio什么时候可以实现DAP下载调试呢？ 575 • 请问三极管基极不加下拉电阻有没有影响？ 4235 • 接上拉电阻，什么时候可以用公共端电阻代替多个电阻啊 5806 • 为什么对STM32F103芯片的引脚进行初始化其引脚会被拉低呢 2137 1个回答