完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
` 本帖最后由 gk320830 于 2015-3-5 00:53 编辑 电路图上，p2.1 p2.2取消，p1.0-p1.7依次连接至液晶屏的dp0-dp7。原图是串行通讯，程序是并行通讯。 ` 
12864时钟.zip
(286.46 KB, 下载次数: 492
)
9.gif
(352 Bytes, 下载次数:
)
3
|
|
相关推荐
143 个讨论
|
|
|
|
|
|
|
|
|
|
|
|
我们上学时候也做这个啊
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
不错，顶一个，赞
|
|
|
|
|
|
|
|
654 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现，JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大？
2062 浏览 0 评论
1240 浏览 0 评论
USB Type-C的双角色端口（DRP）我这样设计可以吗？
766 浏览 0 评论
1944 浏览 0 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
20625
评论
淘帖
3917
7
