完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
` 本帖最后由 gk320830 于 2015-3-5 00:53 编辑 电路图上，p2.1 p2.2取消，p1.0-p1.7依次连接至液晶屏的dp0-dp7。原图是串行通讯，程序是并行通讯。 ` 
12864时钟.zip
(286.46 KB, 下载次数: 492
)
9.gif
(352 Bytes, 下载次数:
)
3
|
|
相关推荐
143 个讨论
|
|
|
|
|
|
|
|
|
楼主好厉害呀，初学者的崇拜
|
|
|
|
|
|
|
|
301 浏览 0 评论
想设置信号输入阻抗为10M，请问可以直接通过在信号两端并联R43实现吗？
680 浏览 1 评论
不懂硬件第一次搞板子，求助各位大佬，zeta电路上电就烧！！！！
946 浏览 5 评论
529 浏览 0 评论
想做一个zvs感应加热的板子，按照b站教程来画了电路图，请大佬帮忙看一下画的是否正确！
806 浏览 1 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
17946
评论
淘帖
3790
7
