[问答]

CYT2CL是否可以通过另一个内核（CM4）控制在一个内核（CM0+）中配置的 SCB？

问答对人有帮助，内容完整，我也想知道答案 0 在 CYT2CL 中，是否可以通过另一个内核（CM4）控制在一个内核（CM0+）中配置的 SCB？ 0 本主题由 Harmony技术专家于 2024-3-6 11:13 审核通过
2024-3-6 07:53:41　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 谢新貌该类别下有 43 个回答。邀请回答新星之火12138 该类别下有 39 个回答。邀请回答 911119qianhao 该类别下有 35 个回答。邀请回答 hgimtk 该类别下有 32 个回答。邀请回答 wang21cj 该类别下有 31 个回答。邀请回答独孤辉二该类别下有 27 个回答。邀请回答 wuli北该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答周鹏生该类别下有 24 个回答。邀请回答牛牛爱吃草该类别下有 24 个回答。邀请回答 horayte 该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答修罗君该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答 butterflydw 该类别下有 24 个回答。邀请回答 hy381 该类别下有 24 个回答。邀请回答 32949523596693 该类别下有 23 个回答。邀请回答名士流该类别下有 23 个回答。邀请回答大洼球王该类别下有 23 个回答。邀请回答蔡甸一角该类别下有 23 个回答。邀请回答 hisysteeoke 该类别下有 23 个回答。邀请回答 ggfx 该类别下有 22 个回答，其中被选为最佳答案 1 次。邀请回答 kmno4 该类别下有 22 个回答。邀请回答举报赵敏相关推荐 • 在CYT2CL中，有两个核心CMO和CM4，是否可以控制核心之间的GPIO？ 1997 • 如果使用Dual bank模式，CM0+和CM4的程序是否同时运行，如何避免中断的相互干扰？ 353 • 在CM0+上使用systick时SROM操作超时的原因是什么？ 245 • 为什么无法加载和运行包含CM4和CM7程序的DFU文件？ 317 • TABLE组件中的CPU核心功能 1994 • 我可以使用中断在具有共享SRAM的CM4和CM7之间进行通信吗？ 409 • CM0和CM0+内核有啥区别？ 405 • IMXRT1170-EVK CM4/CM7双核FreeRTOS问题求解 302 • 可以从CM4内核访问UID_BASE (0x1FF1E800) 寄存器吗 301 • IMXRT1170 Cortex M4没有SDRAM，是否可以增加CM4的代码和数据空间？ 323 1个回答

答案对人有帮助，有参考价值 0 CYT2CL是指Cortex-M系列中的双核微控制器，其中包括一个Cortex-M4内核和一个Cortex-M0+内核。在这种配置下，这两个内核是相互独立的，但可以通过一些特定的机制进行通信和协作。在CYT2CL中，Cortex-M4内核和Cortex-M0+内核各自有自己独立的寄存器，包括SCB（System Control Block）寄存器。这意味着Cortex-M4内核不能直接控制Cortex-M0+内核中配置的SCB，反之亦然。然而，双核微控制器通常会提供一些机制，如共享内存或中断控制器的连接，可以实现跨核之间的通信和控制。具体而言，你可以使用共享内存或其他共享资源，在一个内核中配置SCB相关的寄存器，然后通过某种机制通知另一个内核进行相应的操作。总之，你可以通过一些特定的机制在CYT2CL的两个内核之间进行通信和协作，但不能直接在一个内核中配置的SCB被另一个内核直接控制。

2024-3-6 17:18:11 评论举报周棠亨